情報工学レクチャーシリーズ<br> コンピュータアーキテクチャ

個数:
電子版価格 ¥3,080
  • 電書あり

情報工学レクチャーシリーズ
コンピュータアーキテクチャ

  • 在庫が僅少です。通常、3~7日後に出荷されます
    ※事情により出荷が遅れたり、在庫切れとなる場合もございます。
    ※他のご注文品がすべて揃ってからの発送が原則となります(ご予約品を除く)。
    ※複数冊ご注文の場合にはお取り寄せとなり1~3週間程度かかります。
  • 出荷予定日とご注意事項
    ※上記を必ずご確認ください

    【出荷予定日】
    ■通常、3~7日後に出荷されます

    【ご注意事項】 ※必ずお読みください
    ◆在庫状況は刻々と変化しており、ご注文手続き中やご注文後に在庫切れとなることがございます。
    ◆出荷予定日は確定ではなく、表示よりも出荷が遅れる場合が一部にございます。
    ◆複数冊をご注文の場合には全冊がお取り寄せとなります。お取り寄せの場合の納期や入手可否についてはこちらをご参照ください。
    ◆お届け日のご指定は承っておりません。
    ◆「帯」はお付けできない場合がございます。
    ◆特に表記のない限り特典はありません。
  • ●店舗受取サービス(送料無料)もご利用いただけます。
    ご注文ステップ「お届け先情報設定」にてお受け取り店をご指定ください。尚、受取店舗限定の特典はお付けできません。詳細はこちら
  • サイズ B5判/ページ数 175p/高さ 26cm
  • 商品コード 9784627810914
  • NDC分類 548.2
  • Cコード C3304

出版社内容情報

コンピュータがどのように構成されているのか,基本的な内容を初学者にわかりやすく説明.コンピュータがどのように構成されているのか,基本となる構成要素からコンピュータを高速に動かすための処理まで,1冊でコンピュータのハードウェア部分が理解できます.

・具体的な回路図を用いた説明
・キーワードやポイントをわかりやすく掲載
・演習問題や詳細解答も充実

項目を厳選して丁寧に解説していますので,初学者,独習者に最適です.

第1章 コンピュータのなりたち
第2章 数の表現
第3章 演算装置
第4章 記憶装置
第5章 制御回路の基礎
第6章 命令セットアーキテクチャ
第7章 命令の実行
第8章 パイプライン処理
第9章 キャッシュメモリ
第10章 仮想記憶
第11章 入出力装置とインタフェース
付録A 乗算器と除算器
付録B マルチサイクル構成における制御回路に関する補足
付録C シリアルバスの仕組み

成瀬 正[ナルセタダシ]
愛知県立大学 教授 博(工)

目次

コンピュータのなりたち
数の表現
演算装置
記憶装置
制御回路の基礎
命令セットアーキテクチャ
命令の実行
パイプライン処理
キャッシュメモリ
仮想記憶
入出力装置とインタフェース
乗算器と除算器
マルチサイクル構成における制御回路に関する捕足
シリアルバスの仕組み

著者等紹介

成瀬正[ナルセタダシ]
1975年信州大学工学部電気工学科卒業。1977年名古屋大学大学院工学研究科情報工学専攻修了。日本電信電話公社(現NTT)武蔵野電気通信研究所入所。1992年工学博士(名古屋大学)。1996年愛知県立大学教授。1998年愛知県立大学情報科学部教授。研究分野、コンピュータアーキテクチャ、自律分散システム、行動知能システム(本データはこの書籍が刊行された当時に掲載されていたものです)
※書籍に掲載されている著者及び編者、訳者、監修者、イラストレーターなどの紹介情報です。