A Pipelined Multi-core MIPS Machine : Hardware Implementation and Correctness Proof (Theoretical Computer Science and General Issues) / Kovalev, Mikhail/ Müller, Silvia M./ Paul, Wolfgang J.

A Pipelined Multi-core MIPS Machine : Hardware Implementation and Correctness Proof (Theoretical Computer Science and General Issues) （2014）

個数：

電子版価格
¥10,172

電子版あり
ポイントキャンペーン

A Pipelined Multi-core MIPS Machine : Hardware Implementation and Correctness Proof (Theoretical Computer Science and General Issues) （2014）

Kovalev, Mikhail/ Müller, Silvia M./ Paul, Wolfgang J.

ウェブストア価格 ¥12,001（本体¥10,910）
Springer International Publishing AG（2014/12発売）
外貨定価 US$ 54.99
【ウェブストア限定】洋書・洋古書ポイント5倍対象商品（～2/28）
ポイント 545pt

オンデマンド(OD/POD)版です。キャンセルは承れません。

【入荷遅延について】
世界情勢の影響により、海外からお取り寄せとなる洋書・洋古書の入荷が、表示している標準的な納期よりも遅延する場合がございます。
おそれいりますが、あらかじめご了承くださいますようお願い申し上げます。

◆画像の表紙や帯等は実物とは異なる場合があります。

◆ウェブストアでの洋書販売価格は、弊社店舗等での販売価格とは異なります。
また、洋書販売価格は、ご注文確定時点での日本円価格となります。
ご注文確定後に、同じ洋書の販売価格が変動しても、それは反映されません。

製本 Paperback:紙装版/ペーパーバック版／ページ数 352 p.
商品コード 9783319139050

Full Description

It contains a gate level construction of a multi-core machine with pipelined MIPS processor cores and a sequentially consistent shared memory.The book contains the first correctness proofs for both the gate level implementation of a multi-core processor and also of a cache based sequentially consistent shared memory.