目次
１章 基本設計制約（命名規則；同期設計 ほか）
２章 ＲＴＬ記述テクニック（組み合わせ回路；組み合わせ回路のａｌｗａｙｓ文記述 ほか）
３章 ＲＴＬ設計手法（機能ライブラリの作成；機能ライブラリの使用 ほか）
４章 検証のテクニック（テストベンチ記述；タスク記述 ほか）
Ａ 付録（Ｄｅｓｉｇｎ Ｃｏｍｐｉｌｅｒによる論理合成；Ｅｎｃｏｕｎｔｅｒ ＲＴＬ Ｃｏｍｐｉｌｅｒによる論理合成 ほか）
感想・レビュー
※以下の感想・レビューは、株式会社ブックウォーカーの提供する「読書メーター」によるものです。
kaizen@名古屋de朝活読書会
51
2001年版の違いは、SystemVerilogに対応したこと、検証系を補強したことclockまわりを改訂したことの３つ。2.12. データタイプの拡張（SystemVerilog 編）2.12.1. reg とwire をlogic におきかえる。Verilog HDLでは,記憶素子を含むregと配線の機能のwireを区別して使用していた。厳密にregは記憶素子になるかというと、必ずしもそうでないため紛らわしい面があった。SystemVerilogではlogicで統一的に書けるとのこと。2012/08/22
