目次
集積回路とは
スイッチ素子の正体とオンオフするしくみ
ＣＭＯＳ組合せ回路
集積回路の製造方法
集積回路の動作速度はどんなしくみで決まるのか
ＣＭＯＳ回路の遅延時間
スイッチとしての弱点と伝送ゲートのしくみ
ＣＭＯＳ記憶回路と動作のしくみ
集積回路のタイミング設計
集積回路の設計方式と設計フロー
低消費電力設計
ＦＰＧＡとそのしくみ
Ｖｅｒｉｌｏｇ ＨＤＬの基本文法
Ｖｅｒｉｌｏｇ ＨＤＬでのＲＴＬ記述方法
著者等紹介
宇佐美公良［ウサミキミヨシ］
１９８２年早稲田大学理工学部電気工学科卒業。１９８４年早稲田大学大学院理工学研究科修士課程修了（電気工学専攻）。株式会社東芝入社。１９９３年米国スタンフォード大学大学院客員研究員。１９９５年株式会社東芝に復職。２０００年博士（工学）（早稲田大学）。２００３年芝浦工業大学助教授。２００５年芝浦工業大学教授（本データはこの書籍が刊行された当時に掲載されていたものです）
※書籍に掲載されている著者及び編者、訳者、監修者、イラストレーターなどの紹介情報です。
