出版社内容情報
【セールスポイント】
高性能マイクロプロセッサの個別技術を詳細に解説
【発刊の目的と内容】
本書は、電子情報通信学会編による、コンピュータアーキテクチャについての最新の個別技術を掘り下げてやさしく解説するシリーズである。高性能のマイクロプロセッサに焦点をあて、パイプライン制御や仮想メモリ方式など高性能化実現のための諸技術と、近年注目のRISC型マイクロプロセッサについて詳しく解説している。
【購読対象者】
コンピュータ関連の技術者、研究者の方からそれらを目指す大学院生の方
【詳細目次】
1章 マイクロコンピュータの発展と普及♂1･1 マイクロコンピュータシステムの基本構成♂[1] CPU♂[2] 主メモリ♂[3] バス♂[4] 入力制御用LSIと入出力機器♂1･2 マイクロコンピュータシステム高性能化技術♂[1] 高性能メモリシステムの実現♂[2] パイプライン制御方式♂[3] 仮想メモリ方式♂[4] マイクロプログラム制御方式♂[5] 割込み機構♂1･3 CISCとRISC♂2章 代表的なCISC型マイクロプロセッサ♂2･1 インテル社のマイクロプロセッサ♂2･1･1 8086プロセッサ♂[1] 8086のアーキテクチャ♂2･1･2 80286♂[1] レジスタ構成♂[2] プロテクトモードにおけるメモリ管理♂[3] 特権レベル♂[4] マルチタスク♂2･1･3 80386♂[1] レジスタセットとオペレーティングモード♂[2] 仮想メモリと実メモリ♂[3] ページング♂2･1･4 80486♂[1] キャッシュメモリ♂[2] 浮動小数点ユニット♂2･2 モトローラ社のマイクロプロセッサ♂2･2･1 68000♂[1] プロセッサの内部構造♂[2] レジスタ構成♂[3] データ形式、命令形式、アドレス形式♂[4] 命令セットの概要♂[5] 外部割込み機構♂[6] 例外処理♂[7] 周辺デバイスとのインタフェース♂2･2･2 68020♂[1] キャッシュメモリ♂[2] パイプラインアーキテクチャ♂[3] 特権状態♂[4] 仮想メモリ♂2･2･3 68030♂2･2･4 68040♂3章 RISC型プロセッサ♂3･1 RISCの原理♂3･3･1 パイプライン制御方式の導入♂[1] 命令サイクル数の固定化♂[2] ロード/ストアアーキテクチャ♂[3] 遅延ロード命令♂[4] 遅延分岐♂3･1･2 サイクル時間の短縮と高速化の工夫♂[1] サイクル時間短縮♂[2] 最適化コンパイラ導入♂[3] その他♂3･2初期のRISC♂3･2･1 IBM801♂3･2･2 RISCⅠ/Ⅱ♂3･2･3 MIPS♂3･3 実用期をむかえたRISC♂3･3･1 SPARC♂[1] アーキテクチャ♂[2] プロセッサパイプライン♂[3] 命令セット♂3･3･2 R2000/3000♂[1] レジスタ構成と命令セット♂[2] パイプライン構成♂[3] メモリ管理とメモリ階層♂[4] 性能評価♂3･3･3 M88000♂[1] MC88100♂[2] MC88200♂3･3･4 AM29000♂[1] バス構成♂[2] レジスタファイル♂[3] 分岐ターゲットキャッシュと遅延分岐♂[4] 命令セット♂今後の動向♂参考文献♂索引
