Advances in VLSI and Embedded Systems : Select Proceedings of AVES 2019 (Lecture Notes in Electrical Engineering)

個数:

Advances in VLSI and Embedded Systems : Select Proceedings of AVES 2019 (Lecture Notes in Electrical Engineering)

  • 在庫がございません。海外の書籍取次会社を通じて出版社等からお取り寄せいたします。
    通常6~9週間ほどで発送の見込みですが、商品によってはさらに時間がかかることもございます。
    重要ご説明事項
    1. 納期遅延や、ご入手不能となる場合がございます。
    2. 複数冊ご注文の場合、分割発送となる場合がございます。
    3. 美品のご指定は承りかねます。

    ●3Dセキュア導入とクレジットカードによるお支払いについて
  • 【入荷遅延について】
    世界情勢の影響により、海外からお取り寄せとなる洋書・洋古書の入荷が、表示している標準的な納期よりも遅延する場合がございます。
    おそれいりますが、あらかじめご了承くださいますようお願い申し上げます。
  • ◆画像の表紙や帯等は実物とは異なる場合があります。
  • ◆ウェブストアでの洋書販売価格は、弊社店舗等での販売価格とは異なります。
    また、洋書販売価格は、ご注文確定時点での日本円価格となります。
    ご注文確定後に、同じ洋書の販売価格が変動しても、それは反映されません。
  • 製本 Hardcover:ハードカバー版/ページ数 299 p.
  • 言語 ENG
  • 商品コード 9789811562280

Full Description

This book presents select peer-reviewed proceedings of the International Conference on Advances in VLSI and Embedded Systems (AVES 2019) held at SVNIT, Surat, Gujarat, India. The book covers cutting-edge original research in VLSI design, devices and emerging technologies, embedded systems, and CAD for VLSI. With an aim to address the demand for complex and high-functionality systems as well as portable consumer electronics, the contents focus on basic concepts of circuit and systems design, fabrication, testing, and standardization. This book can be useful for students, researchers as well as industry professionals interested in emerging trends in VLSI and embedded systems. 

Contents

Automated simulator for the validation of bio-impedance devices.- Analysis of Memory-Based Real Fast Fourier Transform Architectures for Low-Area Applications.- Optimization of MEMS-Based Capacitive Sensor with High-k dielectric for Detection of Heavy Metal Ions.- Statistical Analysis of Vehicle Detection in the ITS application for monitoring the traffic and road accident using Internet of Things.- Hamiltonian Mechanics.- FPGA design of SAR type ADC based analog input module for industrial applications.- FPGA Based Implementation of Artifact Suppression and Feature Extraction.- Test Time Reduction using Power Aware Dynamic Clock Allocation to Scan Vectors.- Impact of Spacers in Raised Source/Drain 14 nm technology node.

最近チェックした商品