Entwurf und Systemintegration eines Signalsyntheseverfahrens auf programmierbaren Logikbausteinen (2016. IX, 184 S. 24 cm)

個数:

Entwurf und Systemintegration eines Signalsyntheseverfahrens auf programmierbaren Logikbausteinen (2016. IX, 184 S. 24 cm)

  • 在庫がございません。海外の書籍取次会社を通じて出版社等からお取り寄せいたします。
    通常6~9週間ほどで発送の見込みですが、商品によってはさらに時間がかかることもございます。
    重要ご説明事項
    1. 納期遅延や、ご入手不能となる場合がございます。
    2. 複数冊ご注文の場合は、ご注文数量が揃ってからまとめて発送いたします。
    3. 美品のご指定は承りかねます。

    ●3Dセキュア導入とクレジットカードによるお支払いについて
  • 【入荷遅延について】
    世界情勢の影響により、海外からお取り寄せとなる洋書・洋古書の入荷が、表示している標準的な納期よりも遅延する場合がございます。
    おそれいりますが、あらかじめご了承くださいますようお願い申し上げます。
  • ◆画像の表紙や帯等は実物とは異なる場合があります。
  • ◆ウェブストアでの洋書販売価格は、弊社店舗等での販売価格とは異なります。
    また、洋書販売価格は、ご注文確定時点での日本円価格となります。
    ご注文確定後に、同じ洋書の販売価格が変動しても、それは反映されません。
  • 製本 Paperback:紙装版/ペーパーバック版
  • 商品コード 9783737650151

Description


(Text)
Die vorliegende Arbeit beschäftigt sich mit der Entwicklung eines neuen Signalsyntheseverfahrens, welches auf einem einzigen an einen DAC angeschlossenen FPGA implementierbar ist und eine triggersynchrone Phasenkontrolle des generierten Signals mit bisher unerreichter Phasenauflösung und Genauigkeit möglich macht. Die Lösung der gestellten Aufgabe ist vielschichtig und setzt sich aus einer Reihe technischer Lösungen und neuer Algorithmen zusammen. Die Hauptstrategie ist der Einsatz unorthodoxer FPGA-Designmethoden, wie zum Beispiel der Zeitinterpolationsalgorithmen, welche die "'analogen'" Vorgänge in den für digitale Designs vorgesehenen FPGA-Strukturen ausnutzen. Ein Nachteil dieses Vorgehens ist jedoch, dass die analogen Effekte, welche in der digitalen Welt durch Maßnahmen im Chip-Design und durch eine ausreichende Sicherheitsreserve in den implementierenden Tool-Chains der FPGA-Hersteller ausgeblendet werden, nun einen wichtigen zu berücksichtigenden Faktor darstellen. DerenEinfluss auf das Verfahren wird aus diesem Grund ebenfalls eingehend untersucht.

最近チェックした商品