On-Chip Training NPU - Algorithm, Architecture and SoC Design / Han, Donghyeon/ Yoo, Hoi-Jun - 紀伊國屋書店ウェブストア｜オンライン書店

ホーム
> 洋書
> ドイツ書
> Mathematics, Sciences & Technology
> Technology
> electronics, electrical engineering, telecommunications

On-Chip Training NPU - Algorithm, Architecture and SoC Design

個数：

On-Chip Training NPU - Algorithm, Architecture and SoC Design

Han, Donghyeon/ Yoo, Hoi-Jun

ウェブストア価格 ¥37,577（本体¥34,161）
Springer International Publishing AG（2023/07発売）
外貨定価 US$ 169.99
ポイント 341pt

提携先の海外書籍取次会社に在庫がございます。通常3週間で発送いたします。
【重要ご説明事項】
1. 納期遅延や、ご入手不能となる場合が若干ございます。
2. 複数冊ご注文の場合は、ご注文数量が揃ってからまとめて発送いたします。
3. 美品のご指定は承りかねます。

●3Dセキュア導入とクレジットカードによるお支払いについて

≪洋書のご注文について≫ 「海外取次在庫あり」「国内在庫僅少」および「国内仕入れ先からお取り寄せいたします」表示の商品でもクリスマス前(12/20～12/25)および年末年始までにお届けできないことがございます。あらかじめご了承ください。

【入荷遅延について】
世界情勢の影響により、海外からお取り寄せとなる洋書・洋古書の入荷が、表示している標準的な納期よりも遅延する場合がございます。
おそれいりますが、あらかじめご了承くださいますようお願い申し上げます。

◆画像の表紙や帯等は実物とは異なる場合があります。

◆ウェブストアでの洋書販売価格は、弊社店舗等での販売価格とは異なります。
また、洋書販売価格は、ご注文確定時点での日本円価格となります。
ご注文確定後に、同じ洋書の販売価格が変動しても、それは反映されません。

製本 Hardcover:ハードカバー版／ページ数 237 p.
商品コード 9783031342363

Full Description

Unlike most available sources that focus on deep neural network (DNN) inference, this book provides readers with a single-source reference on the needs, requirements, and challenges involved with on-device, DNN training semiconductor and SoC design.