Logic Minimization Algorithms for VLSI Synthesis (The Springer International Series in Engineering and Computer Science)

個数：

Logic Minimization Algorithms for VLSI Synthesis (The Springer International Series in Engineering and Computer Science)

Brayton, Robert K./ Hachtel, Gary D./ McMullen, C.

ウェブストア価格 ¥41,674（本体¥37,886）
Springer-Verlag New York Inc.（2011/09発売）
外貨定価 US$ 199.99
ポイント 378pt

オンデマンド(OD/POD)版です。キャンセルは承れません。

【入荷遅延について】
世界情勢の影響により、海外からお取り寄せとなる洋書・洋古書の入荷が、表示している標準的な納期よりも遅延する場合がございます。
おそれいりますが、あらかじめご了承くださいますようお願い申し上げます。

◆画像の表紙や帯等は実物とは異なる場合があります。

◆ウェブストアでの洋書販売価格は、弊社店舗等での販売価格とは異なります。
また、洋書販売価格は、ご注文確定時点での日本円価格となります。
ご注文確定後に、同じ洋書の販売価格が変動しても、それは反映されません。

製本 Paperback:紙装版/ペーパーバック版／ページ数 194 p.
言語 ENG
商品コード 9781461297840
DDC分類 670

Full Description

The fruits of this investigation were surprisingly abundant: it was apparent from an initial implementation of recursive logic minimiza tion (ESPRESSO-I) that, if we merged our new results into a two-level minimization program, an important step forward in automatic logic synthesis could result.