Systemverilog for Design : A Guide to Using Systemverilog for Hardware Design and Modeling （2ND）

個数：

ポイントキャンペーン

Systemverilog for Design : A Guide to Using Systemverilog for Hardware Design and Modeling （2ND）

Sutherland, Stuart/ Davidmann, Simon/ Flake, Peter/ Moorby, Phil (FRW)

ウェブストア価格 ¥54,341（本体¥49,401）
Springer-Verlag New York Inc（2006/08発売）
外貨定価 US$ 249.00
【ウェブストア限定】洋書・洋古書ポイント5倍対象商品（～2/28）
ポイント 2,470pt

提携先の海外書籍取次会社に在庫がございます。通常3週間で発送いたします。
【重要ご説明事項】
1. 納期遅延や、ご入手不能となる場合が若干ございます。
2. 複数冊ご注文の場合は、ご注文数量が揃ってからまとめて発送いたします。
3. 美品のご指定は承りかねます。

●3Dセキュア導入とクレジットカードによるお支払いについて

【入荷遅延について】
世界情勢の影響により、海外からお取り寄せとなる洋書・洋古書の入荷が、表示している標準的な納期よりも遅延する場合がございます。
おそれいりますが、あらかじめご了承くださいますようお願い申し上げます。

◆画像の表紙や帯等は実物とは異なる場合があります。

◆ウェブストアでの洋書販売価格は、弊社店舗等での販売価格とは異なります。
また、洋書販売価格は、ご注文確定時点での日本円価格となります。
ご注文確定後に、同じ洋書の販売価格が変動しても、それは反映されません。

製本 Hardcover:ハードカバー版／ページ数 418 p.
言語 ENG
商品コード 9780387333991
DDC分類 004

基本説明

Features: Focuses on the design of SystemVerilog for circuit design engineers; Includes numerous examples and updates that encorporates key elements of IEEE 1364.2001 standard.

Full Description

In its updated second edition, this book has been rewritten chapter-by-chapter to accurately reflect the syntax and semantic changes to the SystemVerilog language standard, making it an essential reference for systems professionals who need the latest version information