コンピュータの構成と設計―ハードウエアとソフトウエアのインタフェース〈下〉 (第2版)

  • ポイントキャンペーン

コンピュータの構成と設計―ハードウエアとソフトウエアのインタフェース〈下〉 (第2版)

  • ただいまウェブストアではご注文を受け付けておりません。
  • サイズ B5判/ページ数 1冊/高さ 26cm
  • 商品コード 9784822280574
  • NDC分類 548.2
  • Cコード C3055

内容説明

本気で基本を学んでみませんか。用語集,実例,最新動向,WWW連携など新機軸で一層の充実。

目次

6 パイプラインを用いた性能向上
7 容量と速度の両立:記憶階層の利用
8 プロセッサと周辺装置のインタフェース
9 並列プロセッサ
A アセンブラ,リンカ,SPIMシュミレータ
B 論理設計の基礎
C ハードウエアへの制御の割付け

出版社内容情報

 コンピュータ科学の究極の教科書として定評の名著が全面改訂。実例や最新動向、 WWW連携など新機軸で一層の充実、待望の第2版登場。
 豊富で精緻な図版、2色刷りのビジュアルな構成。コンピュータの基本をわかりやすく解説。世界中の読者が 認めるNo.1のテキスト。全米、そして日本の各大学も続々と教科書採用。

著者紹介


ジョン・L・ヘネシー(John L. Hennessy)
 スタンフォード大学教授。最適化コンパイラ技術を専攻し、1977年より同大学。現
在は工学部長。1981年、スタンフォード大学のグループを率いてMIPSプロジェクトに
着手。1984年に同プロジェクトを完成させた後、1年間大学を休職、MIPSプロセッサ
製品化のためMIPS Computer Systems社の設立に参画。RISC技術の先駆的業績に対し
、IEEEより賞を受賞。現在の主な研究分野は並列プロセッサの設計および実用化技法
。最近の成果では、分散共有記憶型のDASHマルチプロセッサ・アーキテクチャの開発
が挙げられる。全米工学アカデミー会員で、IEEEとAAASのフェロー。

デイビッド・A・パターソン(David A. Patterson)
 カリフォルニア大学バークレー校教授。1977年より同大学でコンピュータ・アーキ
テクチャの教育に携わる。コンピュータ教育分野での貢献に対しACM、IEEEなどより
受賞多数。バークレー校で世界初のVLSI RISCプロセッサであるRISC I の設計・実現
プロジェクトを指揮。このプロセッサが数多くの会社に採用されたSPARCアーキテク
チャの基礎になった。また、高性能の記憶・入出力システムを実現するRAIDプロジェ
クトも指揮し。こうしたプロジェクトに対し、ACMより3つの賞を受賞。現在はインテ
リジェントDRAMを使用した新型マルチプロセッサについて研究中。全米工学アカデミ
ー会員で、IEEEとACMのフェロー。


目 次 [下巻]


6 パイプラインを用いた性能向上

6.1  パイプライン処理の概要
6.2  データパスのパイプライン化
6.3  パイプラインの制御
6.4  データ・ハザードとフォワーディング
6.5  データ・ハザードとストール 
6.6  分岐ハザード 
6.7  例外 
6.8  スーパスカラと動的パイプライン処理 
6.9  実例:PowerPC 604とPentium Proのパイプライン 
6.10 誤信と落とし穴 
6.11 おわりに 
6.12 歴史展望と参考文献
6.13 主な用語 
6.14 演習問題 


7 容量と速度の両立:記憶階層の利用

7.1  はじめに 
7.2  キャッシュ 
7.3  キャッシュの性能の測定と改善 
7.4  仮想記憶 
7.5  記憶階層間に共通する概念 
7.6  実例:Pentium ProとPowerPC 604の記憶階層 
7.7  誤信と落とし穴 
7.8  おわりに 
7.9  歴史展望と参考文献 
7.10 主な用語 
7.11 演習問題 


8 プロセッサと周辺装置のインタフェース

8.1  はじめに 
8.2  入出力性能の測定法:ディスクおよびファイル・システムを例にして 
8.3  入出力装置のタイプと特性 
8.4  バス:プロセッサとメモリへの入出力装置の接続 
8.5  主記憶、プロセッサ、そしてOSと入出力装置のインタフェース 
8.6  入出力システムの設計 
8.7  実例:典型的なデスクトップ・パソコンの入力システム 
8.8  誤信と落とし穴 
8.9  おわりに 
8.10 歴史展望と参考文献 
8.11 主な用語 
8.12 演習問題 


9 並列プロセッサ

9.1  はじめに 
9.2  マルチプロセッサにおけるプログラミング 
9.3  単一バス結合のマルチプロセッサ 
9.4  ネットワーク結合のマルチプロセッサ 
9.5  クラスタ 
9.6  ネットワーク・トポロジ 
9.7  並列プロセッサの将来方向 
9.8  誤信と落とし穴 
9.9  おわりに-コンピュータ・アーキテクチャの進化と変革 
9.10 歴史展望と参考文献 
9.11 主な用語 
9.12 演習問題 


付  録

A アセンブラ、リンカ、SPIMシミュレータ

A.1  はじめに
A.2  アセンブラ 
A.3  リンカ 
A.4  ロード 
A.5  主記憶領域の使用法 
A.6  手続き呼出し規約 
A.7  例外と割込み 
A.8  入力と出力 
A.9  SPIM 
A.10 MIPS R2000のアセンブリ言語 
A.11 おわりに 
A.12 主な用語 
A.13 演習問題 

B 論理設計の基礎

B.1  はじめに 
B.2  ゲート、真理値表、論理式 
B.3  組み合わせ論理 
B.4  クロック 
B.5  メモリ要素 
B.6  有限状態機械 
B.7  クロック方式と同期 
B.8  おわりに 
B.9  主な用語 
B.10 演習問題 

C ハードウエアへの制御の割付け

C.1 はじめに 
C.2 組合せ制御ユニットの実現 
C.3 有限状態機械による制御の実現 
C.4 シーケンサを使用した次ステート関数の実現 
C.5 マイクロプログラムからハードウエアへの変換 
C.6 おわりに 
C.7 主な用語 
C.8 演習問題 

巻末資料
 用語集
 索引
 根本事項のまとめ
 MIPSのアセンブリ言語と機械語のまとめ