内容説明
ステート、デコーダ、マルチプレクサ、プライオリティエンコーダ、加算器、パリティチェッカｅｔｃ。非同期順序回路の設計、アナログ回路とのインタフェースにまで踏み込んだ、世界標準ハードウェア記述言語の体系的全貌。付録・ＶＨＤＬ、標準関連リソース、Ｖｅｒｉｌｏｇの概要、共有変数パッケージ。
目次
第１章 はじめに
第２章 組合せ論理回路の設計
第３章 ＶＨＤＬゲートモデルを使った組合せ論理回路
第４章 組合せ論理回路のビルディングブロック
第５章 同期式順序回路の設計
第６章 順序回路の論理ブロックのＶＨＤＬモデル
第７章 複雑なシーケンシャルシステム
第８章 ＶＨＤＬのシミュレーション
第９章 ＶＨＤＬによる論理合成
第１０章 デジタルシステムのテスト
第１１章 テスト性を高めるための設計
第１２章 非同期式順序回路の設計
第１３章 アナログとのインタフェース
著者等紹介
宇野みれ［ウノミレ］
ハラパン・メディアテック
宇野俊夫［ウノトシオ］
有限会社ハラパン・メディアテック代表取締役。ソニーにて、オーディオ機器、マルチメディア機器、ＰＣ、ＰＣサーバ等の企画、開発に従事。コンパック（現ヒューレット・パッカード）の日本参入時に、ローカライズやネットワークシステムラボラトリの開設と運営にあたった後、独立。技術コンサルティング、産業翻訳などを営む。初期の８ビットマイコン時代には、オーディオ機器組込み用に、ＣＰ／Ｍ（ＯＳ）を利用した各種組込みプロセッサのクロス開発環境の構築にも携わる。また、４．１ＢＳＤやＡＲＰＡＮＥＴ時代からＵＮＩＸやネットワークに関わる。元々はハードウェアエンジニアであるが、ＣＰＵやキャッシュメモリ、ハードウェアとソフトウェアの接点となる部分での仕事が多い（本データはこの書籍が刊行された当時に掲載されていたものです）
※書籍に掲載されている著者及び編者、訳者、監修者、イラストレーターなどの紹介情報です。
感想・レビュー
※以下の感想・レビューは、株式会社ブックウォーカーの提供する「読書メーター」によるものです。
オザマチ
