内容説明
本書では、ディジタル回路の「性能向上」に焦点を当てた設計手法を解説します。ここで言う性能とは、「高周波数のクロックで動作する回路」を意味します。信号遅延を抑えるために配線負荷を小さくする演算回路設計手法や乗算器の高速化を図るＷａｌｌａｃｅツリーによる設計手法などを説明します。また、高性能を維持しつつ、高い信頼性を確保できるステート・マシンの作りかたも解説します。
目次
１ ＨＤＬで回路設計してみよう！
２ ディジタル回路の基本は論理圧縮
３ ＬＳＩを構成する“プリミティブ”をのぞいてみよう
４ 性能指向のステート・マシン設計
５ コンパクトで速い演算回路を設計するコツ
６ Ｗａｌｌａｃｅツリーを用いたマルチプライヤの高速化
７ 浮動小数点演算回路を極める
Ａｐｐｅｎｄｉｘ１ ハードウェア設計の極意―要求仕様から適切な回路を作れますか？
Ａｐｐｅｎｄｉｘ２ ＦＰＧＡ特有の高速演算回路設計法
Ｅｐｉｌｏｇｕｅ 演習問題の解答
著者等紹介
小林芳直［コバヤシヨシナオ］
１９５１年兵庫県に生まれる。１９６９年淳心学院高等学校を卒業し、早稲田大学理工学部物理学科に入学。１９７５年同大学修士課程修了。日本アイ・ビー・エム藤沢研究所にエンジニアとして入社。金融端末の開発に従事。１９８８年同社東京基礎研究所に勤務。日本語ＯＣＲ、ＳＰＣ、ＲＳＡアクセラレータ、ＭＤ‐ＧＲＡＰＥ２の研究開発に従事。１９９８年東京大学理学部情報科学科で非常勤講師を務め始める。２００２年インターナショナルディスプレイテクノロジーで有機ＬＥＤの研究開発に従事。２００４年日本アイ・ビー・エムを早期定年退職。有機ＬＥＤの専門会社に入社し、ＡＳＩＣやＦＰＧＡ、ＣＰＬＤの設計、およびＣプログラミングをこなす。第１級陸上無線技術士（本データはこの書籍が刊行された当時に掲載されていたものです）
※書籍に掲載されている著者及び編者、訳者、監修者、イラストレーターなどの紹介情報です。
