内容説明
本書はＨＤＬの文法書ではありません。現実のフィールドでの設計能力の習得を目指しています。その方法論として、技術解説とともに、例題や課題を解いていくうちに、自然に必要なことがらが身に付くように考えられています。実際の設計ツールとしてＭＡＸ＋ｐｌｕｓ２を用意しましたが、Ｖｅｒｉｌｏｇ‐ＨＤＬやＶＨＤＬのソース・テキストのままほかのデザイン・ツール類に渡すこともできるので、どのＩＣにでも設計した回路を実装できます。
目次
第１章 基本論理と論理回路を表現する方法（論理の表現法；論理機能の表現 ほか）
第２章 いろいろな組み合わせ論理回路の実現（Ｄａｔａを選択する回路―Ｓｅｌｅｃｔｏｒ；Ｄａｔａから信号状態を作成する回路―Ｄｅｃｏｄｅｒ ほか）
第３章 Ｆｌｉｐｆｌｏｐと同期式論理回路（Ｆｌｉｐｆｌｏｐの原理を理解する；Ｆｌｉｐｆｌｏｐの機能拡張 ほか）
第４章 ＲｅｇｉｓｔｅｒやＭｅｍｏｒｙを含む回路の実現（Ｒｅｇｉｓｔｅｒの定義と使い方；直列Ｄａｔａ ほか）
第５章 Ｉｎｔｅｒｆａｃｅ回路とＳｔａｔｅ ｍａｃｈｉｎｅ（状態とそれを表す方法；外部とのＤａｔａのやりとりと制御 ほか）
著者等紹介
猪飼国夫［イカイクニオ］
１９４２年京都に生まれる。１９６４年電気通信大学電子工学科卒。通商産業省工業技術院電気試験所電子計算機部（電子技術総合研究所へ改称後、現在独立行政法人産業技術総合研究所）。１９６８年日中学院本科卒。中国語専任講師。１９６９年電気通信大学電波通信学科助手。１９７５年（株）エム・アイ・ベンチャー代表取締役、現在に至る。２００１年ファジィ工学の応用研究で博士（工学）の学位を授与
※書籍に掲載されている著者及び編者、訳者、監修者、イラストレーターなどの紹介情報です。
-
- 和書
- 北方領土の謎
