内容説明
本シリーズでは、技術のボーダレス化が進む時代の設計・開発手法やデバイス要素技術、システム構築技術について、ていねいに解説します。
目次
第１部 テストベンチの基本（検証の重要性とテストベンチ；組み合わせ回路のためのテストベンチ ほか）
第２部 テストベンチの文法（遅延の記述方法；標準出力の記述方法 ほか）
第３部 検証のテクニック（テスト・パターンの検討；ランダム検証 ほか）
Ａｐｐｅｎｄｉｘ（テストベンチ記述のためのＶｅｒｉｌｏｇ ＨＤＬ文法リファレンス；テストベンチ記述のためのＶＨＤＬ文法リファレンス）
著者等紹介
安岡貴志［ヤスオカタカシ］
東京理科大学理工学部数学科卒業。１９９８年、カネボウに入社。ＩＣ事業部に配属。ＨＤＬによる開発に３年間携わる。２００２年、ＨＤＬ設計コンサルティング会社、エッチ・ディー・ラボに入社。Ｖｅｒｉｌｏｇ ＨＤＬ、ＶＨＤＬ、ＳｙｓｔｅｍＣなどによる開発に従事するほか、同社トレーニング事業の講師を務める。２００８年、同社を退社。現在はＨＤＬ設計の経験を活かし、アルゴリズム・レベルからＡＳＩＣ開発を行っている（本データはこの書籍が刊行された当時に掲載されていたものです）
※書籍に掲載されている著者及び編者、訳者、監修者、イラストレーターなどの紹介情報です。
感想・レビュー
※以下の感想・レビューは、株式会社ブックウォーカーの提供する「読書メーター」によるものです。
Kouichi Ume
1
VerilogとVHDLがわかるようになったのですが、なかなか手が動かせないので、実際に動かすまででデバッグできないのよりもまずは、机上でやるためにテストコードをスケルトン替わりにしたくて勉強し始めました。バージョン管理やテスト工程なども業務では必須だと思いますし、テストコードの自動化のところなどとても勉強になりました（業務系のテストでもこういうの参考にしたいです）。サンプルコードがダウンロードみつからなかったので、「VHDLによるFPGA設計＆デバッグ」や「HDLサンプル記述集」と併せて読みました。2023/09/16
0
HDLのテスト工程に特化した本。和書だと他にこの手のものがない、気がする。テストの大体のことが分かるので、やる前に薦めたい本。2016/10/29
