内容説明
ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）の技術は周波数シンセサイザとして急速に普及し、様々な分野で応用が進んでいます。それに従い、ＰＬＬにはより高性能が要求され、用途に応じた設計が必要になっています。その設計技術を把握するために、本書では専用ＩＣを用いず、ＰＬＬを構成する回路の動作を確認しながらＰＬＬ周波数シンセサイザを設計します。ＰＬＬの性能を向上させるためのヒントがこの一冊に詰まっています。
目次
ＰＬＬ回路と位相雑音の基礎知識
基準信号発振器の設計と特性
ＬＣ発振回路設計の基礎
ＶＣＯの設計と特性
位相比較器の設計と特性
分周器の設計と特性
ＰＬＬを安定動作させるループ・フィルタの考え方
良好な過渡特性を得るループ・フィルタの考え方
設計条件からループ・フィルタの定数を決める
良好な位相雑音を得るループ・フィルタの設計法
ＰＬＬ回路の応用１８０Ｍ～３６０ＭＨｚＰＬＬ周波数シンセサイザの外観と回路図
著者等紹介
小宮浩［コミヤヒロシ］
１９５６年神奈川県小田原市にて出生。１９７９年幾徳工業大学（現神奈川工科大学）電子工学課卒業。１９７９年タケダ理研工業株式会社（現株式会社アドバンテスト）入社。スペクトラム・アナライザ、シグナル・ソースおよびネットワーク・アナライザの開発設計、高周波ＰＬＬ周波数シンセサイザ・モジュールの開発設計、ロー・ノイズ発振器、ＶＣＯ及びＶＣＸＯの開発設計、２００４年ＲＦデザイノートを開業。高周波アナログ回路の受託開発設計、試作、コンサルティング（本データはこの書籍が刊行された当時に掲載されていたものです）
※書籍に掲載されている著者及び編者、訳者、監修者、イラストレーターなどの紹介情報です。
