ディジタルシステムの設計とテスト

個数:
  • ポイントキャンペーン

ディジタルシステムの設計とテスト

  • ウェブストアに1冊在庫がございます。(2019年03月24日 01時58分現在)
  • 出荷予定日とご注意事項
    ※上記を必ずご確認ください

    【出荷予定日】
    ■ご注文当日 (午前0時~午前10時30分までのご注文)
     または
    ■ご注文翌日 (午前10時31分~午後11時59分までのご注文)

    【ご注意事項】 ※必ずお読みください
    ◆在庫数は刻々と変動しており、ご注文手続き中に減ることもございます。
    ◆在庫数以上の数量をご注文の場合には、超過した分はお取り寄せとなり日数がかかります。入手できないこともございます。
    ◆事情により出荷が遅れる場合がございます。
    ◆お届け日のご指定は承っておりません。
    ◆「帯」はお付けできない場合がございます。
    ◆特に表記のない限り特典はありません。
  • ●店舗受取サービス(送料無料)をご利用いただけます。
    【カートに入れる】を選択後に全国店舗の中からお受け取り店をご指定下さい。詳細はこちら
  • サイズ A5判/ページ数 262p/高さ 21cm
  • 商品コード 9784769204596
  • NDC分類 548.2
  • Cコード C3058

内容説明

本書はディジタルシステム設計論あるいはハードウェア設計論の大学および大学院レベルの入門教科書である。第1章では、ディジタルシステムの設計の流れと設計自動化について概説。第2章と第3章では、ゲートレベルとレジスタ転送レベルでの論理の基礎を述べた。第4章と第5章では、ディジタルシステムを構成するデータパスとコントローラについて各々の設計を解説し、第6章で、動作レベルからレジスタ転送レベルへの自動合成である高位合成について述べている。第7章では、モデルコンピュータを例にコンピュータの設計法を解説。第8章から第10章には、ディジタルシステムのテスト論を解説した。

目次

第1章 ディジタルシステムの設計
第2章 ゲート論理
第3章 レジスタ転送論理
第4章 データパスの設計
第5章 コントローラの設計
第6章 高位合成
第7章 コンピュータの設計
第8章 ディジタルシステムのテスト
第9章 テスト生成
第10章 テスト容易化設計
付録 VHDLで記述したモデルコンピュータ

著者等紹介

藤原秀雄[フジワラヒデオ]
1974年大阪大学大学院博士課程修了。1974年大阪大学助手。1985年明治大学助教授。1990年同大学教授。1993年奈良先端科学技術大学院大学教授。現在、同大学情報科学研究科教授。工学博士、IEEE Fellow、電子情報通信学会フェロー、情報処理学会フェロー。専門は、論理設計論、テスト、フォールトトレランス、設計自動化
※書籍に掲載されている著者及び編者、訳者、監修者、イラストレーターなどの紹介情報です。