実践UVM入門―検証のためのSystem Verilogクラスライブラリー

個数:
電子版価格 ¥4,950
  • 電書あり

実践UVM入門―検証のためのSystem Verilogクラスライブラリー

  • 在庫が僅少です。通常、3~7日後に出荷されます
    ※事情により出荷が遅れたり、在庫切れとなる場合もございます。
    ※他のご注文品がすべて揃ってからの発送が原則となります(ご予約品を除く)。
    ※複数冊ご注文の場合にはお取り寄せとなり1~3週間程度かかります。
  • 出荷予定日とご注意事項
    ※上記を必ずご確認ください

    【出荷予定日】
    ■通常、3~7日後に出荷されます

    【ご注意事項】 ※必ずお読みください
    ◆在庫状況は刻々と変化しており、ご注文手続き中やご注文後に在庫切れとなることがございます。
    ◆出荷予定日は確定ではなく、表示よりも出荷が遅れる場合が一部にございます。
    ◆複数冊をご注文の場合には全冊がお取り寄せとなります。お取り寄せの場合の納期や入手可否についてはこちらをご参照ください。
    ◆お届け日のご指定は承っておりません。
    ◆「帯」はお付けできない場合がございます。
    ◆特に表記のない限り特典はありません。
  • ●店舗受取サービス(送料無料)もご利用いただけます。
    ご注文ステップ「お届け先情報設定」にてお受け取り店をご指定ください。尚、受取店舗限定の特典はお付けできません。詳細はこちら
  • サイズ A5判/ページ数 221p/高さ 23cm
  • 商品コード 9784627856011
  • NDC分類 007.64
  • Cコード C3004

内容説明

待望の入門書。コンポーネント間通信、クラスライブラリー、検証コンポーネント開発。多数のサンプルコードと環境構築例で、実践的な知識が身につく1冊!

目次

第1章 概要
第2章 TLM
第3章 UVMクラスライブラリーの基礎
第4章 UVM検証コンポーネントの開発
第5章 UVM検証環境構築例
第6章 補足

著者等紹介

篠塚一也[シノズカカズヤ]
1972年名古屋大学理学研究科数学修士課程修了。現在、(有)アートグラフィックスEDA開発部アーキテクト。専門分野は言語設計、コンパイラー開発、RTL論理合成、System Verilog設計・検証ツール開発(本データはこの書籍が刊行された当時に掲載されていたものです)
※書籍に掲載されている著者及び編者、訳者、監修者、イラストレーターなどの紹介情報です。