図解 Verilog HDL実習―ゼロからわかるハードウェア記述言語

個数:

図解 Verilog HDL実習―ゼロからわかるハードウェア記述言語

  • ウェブストアに1冊在庫がございます。(2024年04月24日 16時48分現在)
    通常、ご注文翌日~2日後に出荷されます。
  • 出荷予定日とご注意事項
    ※上記を必ずご確認ください

    【ご注意事項】 ※必ずお読みください
    ◆在庫数は刻々と変動しており、ご注文手続き中に減ることもございます。
    ◆在庫数以上の数量をご注文の場合には、超過した分はお取り寄せとなり日数がかかります。入手できないこともございます。
    ◆事情により出荷が遅れる場合がございます。
    ◆お届け日のご指定は承っておりません。
    ◆「帯」はお付けできない場合がございます。
    ◆画像の表紙や帯等は実物とは異なる場合があります。
    ◆特に表記のない限り特典はありません。
    ◆別冊解答などの付属品はお付けできない場合がございます。
  • ●店舗受取サービス(送料無料)もご利用いただけます。
    ご注文ステップ「お届け先情報設定」にてお受け取り店をご指定ください。尚、受取店舗限定の特典はお付けできません。詳細はこちら
  • サイズ B5判/ページ数 224p/高さ 23cm
  • 商品コード 9784627784116
  • NDC分類 549.7
  • Cコード C3055

内容説明

ディジタル回路を設計するための考え方やハードウェア記述言語の概要などの基礎から、実際の設計まで、豊富な図版や例題を通して解説。

目次

第1章 CPLD/FPGAの基礎
第2章 設計の流れ
第3章 組合せ回路の設計
第4章 順序回路の設計
第5章 階層設計
第6章 シミュレーションの基礎
第7章 開発ツール
付録 VHDLについて

著者等紹介

堀桂太郎[ホリケイタロウ]
日本大学大学院理工学研究科博士後期課程情報科学専攻修了。博士(工学)。国立明石工業高等専門学校電気情報工学科助教授(本データはこの書籍が刊行された当時に掲載されていたものです)
※書籍に掲載されている著者及び編者、訳者、監修者、イラストレーターなどの紹介情報です。