SystemVerilogによるFPGA/ディジタル回路設計入門

著者名：小林和淑【監修】/小林和淑【著】/寺澤真一【著】/吉河武文【著】/塩見準【著】/門本淳一郎【著】

オーム社（2023/11発売）

• ISBN：9784274231018

内容説明

※この電子書籍は紙版書籍のページデザインで制作した固定レイアウトです。

SystemVerilogによる回路設計を実践的に解説
SystemVerilogによるFPGA/ASIC 設計方法を解説する入門書です。
SystemVerilog は、はデジタル回路設計のデファクトスタンダードであるVerilog HDLを拡張した言語で、検証に関する機能が強化されています．Verilog HDLは、ライバルであるVHDLに比べて比較的書きやすい言語といわれています。
本書は、若い技術者や学生向けに最近のSystemVerilogによるデジタル回路設計を解説するものです。FPGAへの実装やデジタル回路自体の基礎からSystemVerilogによるRISC V（リスク ファイブ）設計、Verilog HDLと比較しての注意点など、実践的な内容を解説しています。


第1章　ハードウェア記述言語による FPGA/ASIC 設計
第2章　FPGA への実装入門
第3章　ディジタル回路入門
第4章　SystemVerliog による順序回路設計
第5章　SystemVerilog による FPGA の設計と実装
第6章　SystemVerilog による ASIC 設計
第7章　SystemVerilogとVerilog HDLの対比と記述の罠

目次

第1章　ハードウェア記述言語による FPGA/ASIC 設計
第2章　FPGA への実装入門
第3章　ディジタル回路入門
第4章　SystemVerliog による順序回路設計
第5章　SystemVerilog による FPGA の設計と実装
第6章　SystemVerilog による ASIC 設計
第7章　SystemVerilogとVerilog HDLの対比と記述の罠

感想・レビュー

※以下の感想・レビューは、株式会社ブックウォーカーの提供する「読書メーター」によるものです。

[Q]

200頁弱でSystemVerilogというハードウェア記述言語に入門して小さなRISC-V CPUを作る本。FPGAだけではなくASICの設計についても言及がある。alwaysを使うのをやめて、always_{comb,latch,ff}を使いましょうというメッセージに読めた。7章に論理合成でのよくある間違いがあるので初学者にはためになる。VerilogにもSystemVerilogも詳しくなかったので大変参考になった。良書。

2024/08/15