FPGA Implementation of Anti-Jamming frequency Agile Radar (2012. 148 S. 220 mm)

個数:
  • ポイントキャンペーン

FPGA Implementation of Anti-Jamming frequency Agile Radar (2012. 148 S. 220 mm)

  • オンデマンド(OD/POD)版です。キャンセルは承れません。
  • ≪洋書のご注文について≫ 「海外取次在庫あり」「国内在庫僅少」および「国内仕入れ先からお取り寄せいたします」表示の商品でもクリスマス前(12/20~12/25)および年末年始までにお届けできないことがございます。あらかじめご了承ください。

  • 【入荷遅延について】
    世界情勢の影響により、海外からお取り寄せとなる洋書・洋古書の入荷が、表示している標準的な納期よりも遅延する場合がございます。
    おそれいりますが、あらかじめご了承くださいますようお願い申し上げます。
  • ◆画像の表紙や帯等は実物とは異なる場合があります。
  • ◆ウェブストアでの洋書販売価格は、弊社店舗等での販売価格とは異なります。
    また、洋書販売価格は、ご注文確定時点での日本円価格となります。
    ご注文確定後に、同じ洋書の販売価格が変動しても、それは反映されません。
  • 製本 Paperback:紙装版/ペーパーバック版
  • 商品コード 9783846506929

Description


(Text)
Jamming is one of the main problem for the functioning of the radar. Surveillance radar or searching radar has to overcome the jamming environment during the operation of the work. Jamming is Diversified ,which includes narrow band, wide band jamming or its combination. Hence the solution for the Diversified jamming is obtained by using fast self switching frequency agility technique and its function is very effective. The detailed steps to achieve this function are described and the function is realized with FPGA using Hardware Description Language. The practical application on a surveillance radar shows that the module has good real time and anti jamming capacity. Modelsim will be used for functional simulation and results verification. Xilinx ISE will be used for synthesis; place & route and bit file generation. Xilinx FPGA board will be used for results verification.
(Author portrait)
P.Tirumala Rao received his B.Tech degree in Electronics and communication engineering from JNTU, Hyderabad, India in 2006.He received M.Tech degree from JNTU,Hyderabad in 2008.Presently he is working as an Assis-tant professor in ECE Department, Vignan's institute of information technology. His research interest is in VLSI signal processing,Radar.

最近チェックした商品