Design and Architecture for Signal and Image Processing : 19th International Workshop, DASIP 2026, Krakow, Poland, January 26 - 28, 2026, Proceedings (Lecture Notes in Computer Science)

個数:
  • 予約

Design and Architecture for Signal and Image Processing : 19th International Workshop, DASIP 2026, Krakow, Poland, January 26 - 28, 2026, Proceedings (Lecture Notes in Computer Science)

  • 現在予約受付中です。出版後の入荷・発送となります。
    重要:表示されている発売日は予定となり、発売が延期、中止、生産限定品で商品確保ができないなどの理由により、ご注文をお取消しさせていただく場合がございます。予めご了承ください。

    ●3Dセキュア導入とクレジットカードによるお支払いについて
  • 【入荷遅延について】
    世界情勢の影響により、海外からお取り寄せとなる洋書・洋古書の入荷が、表示している標準的な納期よりも遅延する場合がございます。
    おそれいりますが、あらかじめご了承くださいますようお願い申し上げます。
  • ◆画像の表紙や帯等は実物とは異なる場合があります。
  • ◆ウェブストアでの洋書販売価格は、弊社店舗等での販売価格とは異なります。
    また、洋書販売価格は、ご注文確定時点での日本円価格となります。
    ご注文確定後に、同じ洋書の販売価格が変動しても、それは反映されません。
  • 製本 Paperback:紙装版/ペーパーバック版
  • 商品コード 9783032238702

Description

This book constitutes the refereed conference proceedings of the 19th International Workshop on Design and Architecture for Signal and Image Processing, DASIP 2026, held in Krakow, Poland, during January 2026.

The 15 full papers included in this book were carefully reviewed and selected from 30 submissions. They were organized in topical sections as follows: Reconfigurable Computing and Design Tools; AI Accelerators, Architectures and Benchmarking; and Secure and Dependable Embedded Systems.

.- Reconfigurable Computing and Design Tools.

.- A Framework for Automated Integration of High-Level Simulators in RISC-V SoCs.

.- An Open-Source Framework Bridging System-Level Measurements and Circuit-Level Energy Consumption and Latency Characteristics.

.- MultiGRA: Expanding the CGRA Design Space with a Mixed- Granularity Approach.

.- Resource-Guided FPGA Floorplanning via Quad-Tree-Based NLP Optimization.

.- Sigma Delta DACs for Low Latency High Sampling Rate Audio on an FPGA.

.- AI Accelerators, Architectures and Benchmarking.

.- Automated Design of CNN-based Image Classifiers for Hailo-8L Accelerator.

.- Benchmarking Deep Learning Convolutions on Energy-constrained CPUs.

.- C3M-ViT: A Configurable Matrix Multiplication Module for Energy-Efficient Vision Transformer Accelerator.

.- Comparative Benchmark of Scaled-YOLOv4 on Graphcore IPU and NVIDIA GPU.

.- FPGA-Based Anomaly Detection for Medical IoT: Trade-Offs between hls4ml and FINN.

.- Training for Mixed-Precision Integer Weights, Activations and Embeddings in BERT.

.- Secure and Dependable Embedded Systems.

.- ARMOR : Accelerator Runtime Monitoring and cOntrolled identity enfoRcement.

.- BERT-Inspired HT Localization on FPGA AI Accelerators.

.- Fault Injection Attacks in On-Chip Interconnects: A Comparative Study of Wishbone, AXI-Lite, and AXI.

.- UAVLnQ: An Architecture for Security Analysis of Cyber-Physical Network Behavior in UAV Swarms.


最近チェックした商品