Logic Synthesis for VLSI-Based Combined Finite State Machines : Synthesis Targeting ASICs, CPLDs and FPGAs (Lecture Notes in Electrical Engineering) / Barkalov, Alexander/ Titarenko, Larysa/ Mielcarek, Kamil

ホーム
> 洋書
> ドイツ書
> Mathematics, Sciences & Technology
> Technology
> electronics, electrical engineering, telecommunications

Logic Synthesis for VLSI-Based Combined Finite State Machines : Synthesis Targeting ASICs, CPLDs and FPGAs (Lecture Notes in Electrical Engineering)

個数：

電子版価格
¥30,852

電子版あり

Logic Synthesis for VLSI-Based Combined Finite State Machines : Synthesis Targeting ASICs, CPLDs and FPGAs (Lecture Notes in Electrical Engineering)

Barkalov, Alexander/ Titarenko, Larysa/ Mielcarek, Kamil

ウェブストア価格 ¥41,438（本体¥37,671）
Springer International Publishing AG（2022/11発売）
外貨定価 US$ 179.99
ポイント 376pt

提携先の海外書籍取次会社に在庫がございます。通常3週間で発送いたします。
【重要ご説明事項】
1. 納期遅延や、ご入手不能となる場合が若干ございます。
2. 複数冊ご注文の場合は、ご注文数量が揃ってからまとめて発送いたします。
3. 美品のご指定は承りかねます。

●3Dセキュア導入とクレジットカードによるお支払いについて

【入荷遅延について】
世界情勢の影響により、海外からお取り寄せとなる洋書・洋古書の入荷が、表示している標準的な納期よりも遅延する場合がございます。
おそれいりますが、あらかじめご了承くださいますようお願い申し上げます。

◆画像の表紙や帯等は実物とは異なる場合があります。

◆ウェブストアでの洋書販売価格は、弊社店舗等での販売価格とは異なります。
また、洋書販売価格は、ご注文確定時点での日本円価格となります。
ご注文確定後に、同じ洋書の販売価格が変動しても、それは反映されません。

製本 Hardcover:ハードカバー版／ページ数 291 p.
商品コード 9783031160264

Full Description

The book is devoted to design and optimization of control units represented by combined finite state machines (CFSMs). To optimize the circuits of CFSMs, we propose to use optimization methods targeting both Mealy and Moore FSMs.