Network-on-Chip : Architecture, Optimization, and Design Explorations

個数：

ポイントキャンペーン

Network-on-Chip : Architecture, Optimization, and Design Explorations

Alimi, Isiaka A. (EDT)/ Aboderin, Oluyomi (EDT)/ Muga, Nelson J. (EDT)

ウェブストア価格 ¥32,656（本体¥29,688）
IntechOpen（2022/04発売）
外貨定価 US$ 155.00
【ウェブストア限定】洋書・洋古書ポイント5倍対象商品（～2/28）
ポイント 1,480pt

オンデマンド(OD/POD)版です。キャンセルは承れません。

【入荷遅延について】
世界情勢の影響により、海外からお取り寄せとなる洋書・洋古書の入荷が、表示している標準的な納期よりも遅延する場合がございます。
おそれいりますが、あらかじめご了承くださいますようお願い申し上げます。

◆画像の表紙や帯等は実物とは異なる場合があります。

◆ウェブストアでの洋書販売価格は、弊社店舗等での販売価格とは異なります。
また、洋書販売価格は、ご注文確定時点での日本円価格となります。
ご注文確定後に、同じ洋書の販売価格が変動しても、それは反映されません。

製本 Hardcover:ハードカバー版／ページ数 110 p.
言語 ENG
商品コード 9781839681486

Full Description

Limitations of bus-based interconnections related to scalability, latency, bandwidth, and power consumption for supporting the related huge number of on-chip resources result in a communication bottleneck. These challenges can be efficiently addressed with the implementation of a network-on-chip (NoC) system. This book gives a detailed analysis of various on-chip communication architectures and covers different areas of NoCs such as potentials, architecture, technical challenges, optimization, design explorations, and research directions. In addition, it discusses current and future trends that could make an impactful and meaningful contribution to the research and design of on-chip communications and NoC systems.