Hierarchical Modeling for VLSI Circuit Testing (The Springer International Series in Engineering and Computer Science)

個数：

Hierarchical Modeling for VLSI Circuit Testing (The Springer International Series in Engineering and Computer Science)

  • オンデマンド(OD/POD)版です。キャンセルは承れません。
  • 【入荷遅延について】
    世界情勢の影響により、海外からお取り寄せとなる洋書・洋古書の入荷が、表示している標準的な納期よりも遅延する場合がございます。
    おそれいりますが、あらかじめご了承くださいますようお願い申し上げます。
  • ◆画像の表紙や帯等は実物とは異なる場合があります。
  • ◆ウェブストアでの洋書販売価格は、弊社店舗等での販売価格とは異なります。
    また、洋書販売価格は、ご注文確定時点での日本円価格となります。
    ご注文確定後に、同じ洋書の販売価格が変動しても、それは反映されません。
  • 製本 Paperback:紙装版/ペーパーバック版／ページ数 160 p.
  • 言語 ENG
  • 商品コード 9781461288190
  • DDC分類 670

Full Description

To match this high-level circuit model, we introduce a high-level bus fault that, in effect, replaces a large number of SSL faults and allows them to be tested in parallel.

最近チェックした商品

株式会社神かくし 〈３〉 ヤングキングコミックス
  • 和書
株式会社神かくし 〈３〉 ヤングキング…
Der Zweck des Telekommunikationsgesetzes : Eine öffentlich-rechtliche Untersuchung des 1 TKG. Dissertationsschrift (Europäische Hochschulschriften Recht .3274) （Neuausg. 2001. XVIII, 170 S. 210 mm）
  • 洋書
Der Zweck des Telek…
平成２８年経済センサスー活動調査報告 〈第８巻〉 建設業、医療・福祉、学校教育及びサービス関連産業に関する集計
  • 和書
平成２８年経済センサスー活動調査報告 …
癒しのラブドール・ＴＥＭＧＡロイド ニチブンコミックス
  • 和書
癒しのラブドール・ＴＥＭＧＡロイド ニ…
フライパンで楽々フレンチ 別冊家庭画報
  • 和書
フライパンで楽々フレンチ 別冊家庭画報