Writing Testbenches : Functional Verification of HDL Models （2ND）

個数：
  • ポイントキャンペーン

Writing Testbenches : Functional Verification of HDL Models （2ND）

  • ウェブストア価格 ¥48,163（本体¥43,785）
  • Springer（2003発売）
  • 外貨定価 US$ 249.99
  • ゴールデンウィーク ポイント2倍キャンペーン対象商品(5/6まで)
  • ポイント 874pt
  • 提携先の海外書籍取次会社に在庫がございます。通常3週間で発送いたします。
    【重要ご説明事項】
    1. 納期遅延や、ご入手不能となる場合が若干ございます。
    2. 複数冊ご注文の場合、分割発送となる場合がございます。
    3. 美品のご指定は承りかねます。
  • 【入荷遅延について】
    世界情勢の影響により、海外からお取り寄せとなる洋書・洋古書の入荷が、表示している標準的な納期よりも遅延する場合がございます。
    おそれいりますが、あらかじめご了承くださいますようお願い申し上げます。
  • ◆画像の表紙や帯等は実物とは異なる場合があります。
  • ◆ウェブストアでの洋書販売価格は、弊社店舗等での販売価格とは異なります。
    また、洋書販売価格は、ご注文確定時点での日本円価格となります。
    ご注文確定後に、同じ洋書の販売価格が変動しても、それは反映されません。
  • 製本 Hardcover:ハードカバー版／ページ数 512 p.
  • 言語 ENG
  • 商品コード 9781402074011

基本説明

Presents the verification techniques to produce fully functional first silicon ASICs, systems-on-a-chip (SoC), boards and entire systems. New Topics: Discussions on OpenVera and e; strategies for making testbenches self-checking; VHDL and Verilog language semantics...

Full Description

mental improvements during the same period. What is clearly needed in verification techniques and technology is the equivalent of a synthesis productivity breakthrough. In the second edition of Writing Testbenches, Bergeron raises the verification level of abstraction by introducing coverage-driven constrained-random transaction-level self-checking testbenches­ all made possible through the introduction of hardware verification languages (HVLs), such as e from Verisity and OpenVera from Synopsys. The state-of-art methodologies described in Writing Test­ benches will contribute greatly to the much-needed equivalent of a synthesis breakthrough in verification productivity. I not only highly recommend this book, but also I think it should be required reading by anyone involved in design and verification of today's ASIC, SoCs and systems. Harry Foster Chief Architect Verplex Systems, Inc. xviii Writing Testbenches: Functional Verification of HDL Models PREFACE If you survey hardware design groups, you will learn that between 60% and 80% of their effort is now dedicated to verification.

Contents

1 What is Verification?.- What is a Testbench?.- The Importance of Verification.- Reconvergence Model.- The Human Factor.- What Is Being Verified?.- Functional Verification Approaches.- Testing Versus Verification.- Design and Verification Reuse.- The Cost of Verification.- Summary.- 2 Verification Tools.- Linting Tools.- Simulators.- Verification Intellectual Property.- Waveform Viewers.- Functional Coverage.- Verification Languages.- Assertions.- Revision Control.- Issue Tracking.- Metrics.- Summary.- 3 The Verification Plan.- The Role of the Verification Plan.- Levels of Verification.- Verification Strategies.- From Specification to Features.- Directed Testbenches Approach.- Coverage-Driven Random-Based Approach.- Summary.- 4 High-Level Modeling.- Behavioral versus RTL Thinking.- You Gotta Have Style!.- Structure of Behavioral Code.- Data Abstraction.- Object-Oriented Programming.- Aspect-Oriented Programming.- The Parallel Simulation Engine.- Race Conditions.- Verilog Portability Issues.- Summary.- 5 Stimulus and Response.- Reference Signals.- Simple Stimulus.- Simple Output.- Complex Stimulus.- Bus-Functional Models.- Response Monitors.- Transaction-Level Interface.- Summary.- 6 Architecting Testbenches.- Test Harness.- VHDL Test Harness.- Design Configuration.- Self-Checking Testbenches.- Directed Stimulus.- Random Stimulus.- Summary.- 7 Simulation Management.- Behavioral Models.- Pass or Fail?.- Managing Simulations.- Regression.- Summary.- Appendix A Coding Guidelines.- Directory Structure.- VHDL Specific.- Verilog Specific.- General Coding Guidelines.- Comments.- Layout.- Syntax.- Debugging.- Naming Guidelines.- Capitalization.- Identifiers.- Constants.- HDL & HVL Specific.- Filenames.- HDL Coding Guidelines.- Structure.- Layout.- VHDL Specific.- Verilog Specific.- Appendix B Glossary.- Afterwords.