Logic Synthesis for Low Power VLSI Designs

個数：

ポイントキャンペーン

Logic Synthesis for Low Power VLSI Designs

Iman, Sasan/ Pedram, Massoud

ウェブストア価格 ¥37,098（本体¥33,726）
Kluwer Academic Pub（1997/11発売）
外貨定価 US$ 169.99
【ウェブストア限定】洋書・洋古書ポイント5倍対象商品（～2/28）
ポイント 1,685pt

提携先の海外書籍取次会社に在庫がございます。通常3週間で発送いたします。
【重要ご説明事項】
1. 納期遅延や、ご入手不能となる場合が若干ございます。
2. 複数冊ご注文の場合は、ご注文数量が揃ってからまとめて発送いたします。
3. 美品のご指定は承りかねます。

●3Dセキュア導入とクレジットカードによるお支払いについて

【入荷遅延について】
世界情勢の影響により、海外からお取り寄せとなる洋書・洋古書の入荷が、表示している標準的な納期よりも遅延する場合がございます。
おそれいりますが、あらかじめご了承くださいますようお願い申し上げます。

◆画像の表紙や帯等は実物とは異なる場合があります。

◆ウェブストアでの洋書販売価格は、弊社店舗等での販売価格とは異なります。
また、洋書販売価格は、ご注文確定時点での日本円価格となります。
ご注文確定後に、同じ洋書の販売価格が変動しても、それは反映されません。

製本 Hardcover:ハードカバー版／ページ数 236 p.
言語 ENG
商品コード 9780792380764
DDC分類 621.395

Full Description

This volume presents a systematic and comprehensive treatment of power modelling and optimization at the logic level. More precisely, it provides a detailed presentation of methodologies, algorithms and CAD tools for power modelling, estimation and analysis, synthesis and optimization at the logic level. The book contains detailed descriptions of technology-dependent logic transformations and optimizations, technology decomposition and mapping, and post-mapping structural optimization techniques for low power. It also emphasizes the trade-off techniques for two-level and multi-level logic circuits that involve power dissipation and circuit speed, in the hope that the readers can better understand the issues and ways of achieving their power dissipation goal while meeting the timing constraints. It is designed for engineers, CAD professionals, and students who have had a basic knowledge of CMOS digital design and logic synthesis.