Writing Testbenches Using SystemVerilog

ホーム
> 洋書
> ドイツ書
> Mathematics, Sciences & Technology
> Technology
> electronics, electrical engineering, telecommunications

個数：

ポイントキャンペーン

Writing Testbenches Using SystemVerilog

Bergeron, J.

ウェブストア価格 ¥47,700（本体¥43,364）
Springer（2005/12発売）
外貨定価 US$ 219.99
【ウェブストア限定】洋書・洋古書ポイント5倍対象商品（～2/28）
ポイント 2,165pt

提携先の海外書籍取次会社に在庫がございます。通常3週間で発送いたします。
【重要ご説明事項】
1. 納期遅延や、ご入手不能となる場合が若干ございます。
2. 複数冊ご注文の場合は、ご注文数量が揃ってからまとめて発送いたします。
3. 美品のご指定は承りかねます。

●3Dセキュア導入とクレジットカードによるお支払いについて

【入荷遅延について】
世界情勢の影響により、海外からお取り寄せとなる洋書・洋古書の入荷が、表示している標準的な納期よりも遅延する場合がございます。
おそれいりますが、あらかじめご了承くださいますようお願い申し上げます。

◆画像の表紙や帯等は実物とは異なる場合があります。

◆ウェブストアでの洋書販売価格は、弊社店舗等での販売価格とは異なります。
また、洋書販売価格は、ご注文確定時点での日本円価格となります。
ご注文確定後に、同じ洋書の販売価格が変動しても、それは反映されません。

製本 Hardcover:ハードカバー版／ページ数 400 p.
言語 ENG
商品コード 9780387292212

基本説明

Offers a clear blueprint of a verification process that aims for first-time success using the SystemVerilog language. From simulators to source management tools, from specifi cation to functional coverage, from 1's and 0's to high-level abstractions, from interfaces to bus-functional models, from transactions to self-checking testbenches, etc. covers it all.