Ｓｕｒｆａｃｅ ｓｃｉｅｎｃｅ ｔｅｃｈｎｏｌｏｇｙ ｓｅｒ ＳＯＩの科学

大見忠弘/新田雄久

リアライズ理工センター（2000/04発売）

• サイズ B5判／ページ数 361,／高さ 27cm
• 商品コード 9784898080221
• Cコード C3055

出版社内容情報

☆序文
この“SOIの科学”は, SOI・エピ技術委員会の活動成果をまとめたものである。第1回のSOI・エピ技術委員会が, 東北大学教授大見忠弘先生の呼びかけで1996年12月27日に経団連会館で開催された。それ以降ほぼ月に一度の割合で, 1999年8月まで大見先生の御指導のもと, 約3年に渡り精力的な委員会活動が続いた。
この委員会の会長は大見先生で, 下名が委員長。①土屋敏章（NTT→島根大学）, ②森田瑞穂（東北大学→大阪大学）, ③前川繁登（三菱電機）, ④吉見 信（東芝）が幹事となり, これに材料メーカとデバイスメーカの代表者が加わり, 日本のSOI研究者のトップグループの人達が集まった。
この委員会の活動は, 技術的討論とSOI基板の評価とに分けられる。デバイスメーカから, 各社のSOIデバイスの紹介, また, 材料メーカからSIMOX, UNIBOND, Eltranなどの紹介を行いながら, 第1ステップとして現有データを持ち寄り, SOI基板についてどこまでわかっているかを明らかにした。続いて第2ステップとしてどこが問題になりそうかについて議論を深め, 第3ステップとして材料メーカからSimox, UNIBOND, EltranのSOI基板を提供してもらい, デバイスメーカでMOSキャパシタとMOSトランジスタを試作し, その特性を測定しそれをもとに全員で議論を行った。
　MOSトランジスタやMOSキャパシタの試作は, 1997年に初回を行い各材料メーカごとのSOI基板の評価をし, これをもとにして材料メーカでSOI基板を改良し, 1999年には第2回目の試作をし, その特性評価を行った。
その結果, Simox, UNIBOND, EltranのどのSOI基板においても,
①Si基板とほぼ同等のGOI（Gate Oxide Integrity）特性が得られる, ②ほぼ現状レベルの欠陥密度が1ヶ/cm2であれば, 400 mm2のチップの推定歩留まりはSi基板と大きな差がない, という結論が得られた。
今後に残る大きな課題としては,（1）低コスト化,（2）製造ロットごとのバラツキの減少,（3）300 nm化が挙げられる。
　現在SOI基板は, 耐熱特性が良いことを利用したPDPドライバや自動車用IC, また高周波特性が良いことを利用した通信用ICに, さらに耐放射線特性が良いことを利用した衛星用ICなどに応用されている。
今後2～3年毎に, デザインルールが0.13 mm～0.10 mmをむかえ電源電圧が1.5～1.0 Vに低下するとSOI基板は消費電力特性が良いことを利用した携帯用機器用ICに用いられ, Si基板全体の10～20％の需要があると見ている。
本書が材料メーカ, デバイスメーカ, 製造装置メーカなど半導体産業に携わる研究者・技術者などに幅広く活用していただけるものと確信している。
「はじめに」より抜枠




編集委員長
　出水清史　信越半導体
執筆者
　大見忠弘　東北大学
　松村篤樹　新日本製鐵
　中井哲弥　三菱マテリアルシリコン
　片山達彦　コマツ電子金属
　米原隆夫, 坂口清文　キヤノン
　楯　直人　信越半導体
　中野正剛　信越半導体
　片山達彦　コマツ電子金属
　土屋敏章　島根大学
　前川繁登　三菱電機
　門　勇一　日本電信電話
　仲　敏男　シャープ
　堀内忠彦　日本電気
　堀内勝忠　日立製作所
　堀　　隆　松下電子工業
　御子柴啓明　セイコーエプソン
　井納和美　東芝
　有本由弘　富士通研究所
　大見忠弘　東北大学
　松井正宏　旭化成工業
　堀内勝忠　日立製作所
　池田隆英　日立製作所
　吉見　信　東芝
　松井正宏　旭化成工業
　寺内　衛　広島市立大学
　岩松俊明　三菱電機
　寺内　衛　広島市立大学
　米原隆夫, 本間則秋　キヤノン
　兵頭富雄　西華産業
　A.M.Ledger, J.Doyle, K.Daniell, G.Gardop　ADE
　須藤　充　三菱マテリアルシリコン
　片山達彦　コマツ電子金属
　阿賀浩司　信越半導体
　桑原　登　信越半導体
　片山達彦　コマツ電子金属
　松村篤樹, 川村啓介　新日本製鐵
　有本由弘　富士通研究所
　原　徹, 細田達也　法政大学
　吉見　信, 土屋敏章, 前川繁登　東芝, 信越半導体

☆目次
第1章　序論　システムLSI時代の主役：SOI LSI
第2章　基板作製技術
第1節　SOI技術
第1項　SIMOXウェーハ総論
1．はじめに
2．SIMOXウェーハ開発経緯
2.1　SIMOX技術の発見
2.2　高ドーズSIMOXから低ドーズSIMOXへ
2.3　ITOX技術
2.4　ADVANTOXTM 基板技術
3．各種SIMOXウェーハの比較
4．SIMOX製造設備
4.1　酸素イオン注入機
4.2　アニール炉
5．SIMOXウェーハの品質改善状況
5.1　膜厚均一性
5.2　SOI層欠陥
5.3　埋め込み酸化膜品質
5.4　ゲッタリング特性
6．今後の展望/次世代に向けた取り組み
6.1　SPIMOX（Sepalation by Plasma-induced Ion Implanted Oxygen）
6.2　超極薄SIMOX
7．まとめ
第2項　高ドーズSIMOXおよびADVANTOXTM
1．製造法
1.1　高ドーズSIMOX
1.2　ADVANTOXTM
2．ウェーハ品質
2.1　表面Si層の結晶性
2.2　金属汚染対策
2.3　ゲート酸化膜の信頼性
2.4　埋め込み酸化膜のピンホール欠陥
3．まとめ
第3項　低ドーズおよびITOX技術
1．はじめに
2．低ドーズSIMOX
2.1　低ドーズSIMOX技術の発見
2.2　低ドーズSIMOXのITOX技術
3．低ドーズSIMOXの現状品質について
第2節　貼り合わせ技術
第1項　ELTRAN（SOI-Epiウェーハ）技術
1．序
2．ELTRANの特徴
2.1　SOI-Epiウェーハィ（COPフリー）
2.2　表面平坦化技術
2.3　高い膜厚自由度
3．プロセス・クリーンルーム
3.1　プロセス
3.2　クリーンルーム
4．品　質
5．量産性
6．経済性
6.1　コスト低減効果
6.2　2層多孔質Si層
6.3　ウォータージェットによる分離
7．ポテンシャル
8．結　語
第2項　UNIBOND基板技術
1．はじめに
2．Smart Cutプロセス技術
3．高品質なSOIを製造するためのプロセス技術
3.1　SOI層の厚さと均一性
3.2　貼り合わせ界面の品質
4．SOI層の結晶欠陥
5．ウェーハの再生
6．まとめ
第3項　PACE技術
1．はじめに
2．装置概要
2.1　測定系
2.2　エッチング反応系
2.3　制御機 能
3．SOIウェーハの薄膜化プロセス
4．SOIウェーハのPACEによる薄膜化
5．PACE後のSOIウェーハの品質評価
5.1　重金属汚染
5.2　結晶性評価
5.3　表面粗さ
5.4　パーティクル, 突起
6．PACE技術の限界
6.1　膜厚修正能力
6.2　生産性
6.3　最小取り代
7．PACE技術の他の基板への応用
8．まとめ
第3節　その他の基板作製技術
第1項　Genesis ProcessによるSOI基板作製技術
1．はじめに
2．rT-CCPTM Process
3．品質状況
4．プラズマイオン注入装置（Plasma Immersion Ion Implantation：PIII）
第3章　デバイス・プロセス技術
第1節　国内メーカ技術の概要
第2節　部分空乏型ボディ固定SOI CMOS技術
1．はじめに
2．SOIデバイスの特徴と課題
2.1　トランジスタ動作モードの選択
2.2　基板浮遊効果とその対策
3．0.35 mmフィールドシールド素子分離技術を用いたLSI
3.1　フィールドシールド（FS）素子分離技術
3.2　FS分離の大規模回路への適用
4．0.18 mmパーシャルトレンチ分離技術を用いたLSI
4.1　パーシャルトレンチ（PT）分離技術
4.2　PT分離技術を用いた4M SRAM
5．今後の課題と展望
第3節　完全空乏型CMOS/SIMOX技術
1．完全空乏型CMOS/SIMOX素子の基本構造
2．完全空乏型CMOS/SIMOX素子の特徴
2.1　サブスレッショルド特性
2.2　ドレイン周りの寄生容量
2.3　ダイナミック動作の安定性
3．温度特性
第4節　低消費電力ロジックLSIの実現に向けた完全空乏型SOI CMOS技術
1．はじめに
2．完全空乏型SOIプロセス技術
2.1　完全空乏型SOI CMOSデバイス構造
2.2　製造プロセス
2.3　チャネルドーピングプロファイルの最適化
2.4　ソース/チャネル/ドレイン間の横方向ドーピングプロファイルエンジニアリング
2.5　SOI基板とプロセスインテグレーション
3．完全空乏型SOIデバイス特性
3.1　動作速度および消費電力のシミュレーション解析
3.2　実験結果
DC特性
AC特性
LSIへの適用例
4．まとめ
第5節　短TAT5マスクCMOS技術
1．はじめに
2．プロセスフロー
3．薄膜TiSi2技術
4．TiSi2膜厚の影響
5．トランジスタ特性
6．回路遅延
7．結　論
第6節　部分空乏型ボディ電位制御　SOIデバイス技術
1．序　論
2．基板浮遊効果
3．ソース接合構造改良による基板浮遊効果の解消（1）
4．ソース接合構造改良による基板浮遊効果の解消（2）
5．DRAM/SRAMのビット線擾乱抑制効果
6．ゲート・ボディ容量結合とボディ電位制御
7．ボディ電流制御によるトランジスタ特性の改善
8．まとめ
第7節　傾角注入ポケット技術によるアナログ・デジタル混載部分空乏型SOI
1．はじめに
2．部分vs.完全空乏型など, 超微細SOI素子に関する考察
3．傾角注入ポケット（TIPS）技術
4．今後の方向
第8節　低消費電力携帯機器用ICのための部分空乏型SOI CMOS技術
1．携帯機器用ICとSOI
2．SOIの特徴をどう生かすか
2.1　SOIの高速性
2.2　低電力性
2.3　多電源および高耐圧におけるSOIの優位性
2.4　高周波領域におけるSOIの優位性
2.5　SOIによる面積縮小効果
3．完全空乏型か部分空乏型か
3.1　FD
3.2　PD
3.3　PDにおけるヒストリ効果の極小化
3.4　PDの優位性
4．時計用ICへの応用
4.1　プロセス
4.2　試作評価結果
5．まとめ
第9節　低消費電力SOIバイポーラ技術
1．バイポーラトランジスタへの応用
2．横型SOIバイポーラ技術
2.1　デバイスシミュレーション
2.2　プロセス
2.3　デバイス特性
3．課題と今後の展開
第10節　デバイス反転SOI化技術
1．はじめに
2．デバイス反転SOI化技術
2.1　デバイス反転SOI化プロセス
2.2　低抵抗層埋め込みSOI基板への応用
2.3　SOI-MOSFETの基板電位制御への応用
3．バイポーラトランジスタ
4．MOSFET
5．新構造デバイス
5.1　ダブルゲートMOSFET
5.2　パワーSOI-MOSFET
6．今後の課題
6.1　低温均一接着
6.2　均一薄膜化
6.3　パターンシフトの低減
7．おわりに
第11節　気体分離配線構造・金属基板SOIデバイス技術
1．はじめに
2．金属基板SOI構造
3．気体分離配線構造
4．プロセス概要
5．今後の展開
第12節　SOS技術
1．SOS構造の特徴
2．SOS開発の歴史
3．最近の動向
3.1　ビジネス動向
3.2　他の研究開発動向
4．SOS技術の今後
第13節　国外メーカ技術の動向
第1項　国外メーカ技術の概要
第2項　IBMの動向
1．はじめに
2．経　緯
3．SOI基板
4．デバイス・プロセス
5．SOIの効果
6．回路設計
7．製品応用
8．まとめ
第3項　RF応用に見る国外メーカの技術動向
1．Motorola
2．Philips
3．IBM
4．Peregrine Semiconductor
5．Honeywell
6．Westinghouse
7．まとめ
第4項　耐放射線応用
1．企業展示会（1999）
2．IEEE Radiation Effects Data Workshop（1998）
第4章　シミュレーション技術
第1節　概　要
第2節　各種シミュレーションの動向
第1項　プロセスシミュレーション
第2項　デバイスシミュレーション
第3項　回路シミュレーション
第3節　シミュレーション適用事例
第1項　SOIデバイスにおける伝達遅延時間変動の高精度シミュレーション解析
1．はじめに
2．インバータ過渡応答におけるボディ電位の変動
3．まとめ
第2項　空乏分離効果による自己ボディバイアス型SOI MOSFET
第5章　基板評価技術
第1節　概　説
1．はじめに
2．SOIウェーハの品質項目
3．SOI層の評価技術
4．BOX層における評価技術
5．まとめ
第2節　構造評価技術
第1項　SOI膜厚測定評価
（1）分光エリプソメトリ
1．分光エリプソメータの歴史と原理
1.1　破壊検査と非破壊検査
1.2　光学的検査による膜厚測定の手法
1.3　エリプソメータの発明と歴史
1.4　エリプソメータの原理
1.5　分光エリプソメータの原理
2．分光エリプソメータの仕様
2.1　SOPRA社分光エリプソメータの基本仕様
2.2　基本仕様
2.3　完全自動システムへの対応
2.4　in-situモニタリングへ
3．分光エリプソメータによる実施例
3.1　SOI基板の分光エリプソメータ測定例
4．今後の展開
4.1　膜厚管理および膜質測定へのさらなる要求
4.2　膜厚方向の微細化
4.3　X線グレージング角回折測定法（GXR）とのコンビネーション
5．まとめ
（2）反射分光法
1．序　論
2．SOIウェーハのスペクトル特性
3．厚み計算
4．SOI測定の光学システム
4.1　シングルプローブ測定
4.2　プローブアレイを利用した1次元スキャニングシステム
4.3　SOIウェーハ測定のフルアパーチャ測定
4.4　SOI測定結果でのフルウェーハイメージ
第2項　表面・界面ラフネス評価
1．はじめに
2．ラフネス評価
2.1　評価方法
2.2　AFMの原理および装置
2.3　SIMOXウェーハのラフネス評価
測定条件
試料の前処理
AFM測定結果
ラフネス解析
3．まとめ
第3項　貼り合わせ強度・ボイド
1．貼り合わせ強度
1.1　ブレード法
1.2　引っ張り試験法
1.3　HFエッチング法
1.4　粘着テープ法
1.5　急加熱法
2．ボイド
2.1　超音波探傷法
2.2　赤外線透過法
2.3　その他の測定方法
第3節　結晶性・表面評価技術
第1項　SOI層の欠陥
1．HF欠陥
2．Secco欠陥
第2項　パーティクル
1．はじめに
2．散乱光によるパーティクル測定原理および短波長化の利点
3．斜入射と短波長化の実験例
4．まとめ
第4節　埋め込み酸化膜評価技術
第1項　ピンホール
1．はじめに
2．銅析出法
3．MOSCAP法
4．エッチング法
5．SIMOXに関するピンホール密度の推定
第2項　シリコン島
1．シリコン島（Si島）について
2．選択エッチングによるSi島観察
3．埋め込み酸化膜の絶縁耐圧特性からのSi島密度推定方法
4．評価例
5．低ドーズ系SIMOXにおけるSi島低減状況
第5節　汚染評価技術
1．はじめに
2．サンプリング法
3．検出方法
4．おわりに
第6節　電気特性評価技術
1．SOI層の電気特性
1.1　比抵抗測定
1.2　拡がり抵抗（SR）法によるシート抵抗測定
1.3　ホール測定
2．SOI層の少数キャリアライフタイム
2.1　マイクロ波光伝導度減衰法による少数キャリアライフタイムの測定原理
2.2　少数キャリアライフタイム測定の基礎
結晶表面でのキャリアの再結合速度の抑制
バルクSiウェーハに対する測定例
n/pエピタキシャル層
3．SOIウェーハSOI層の少数キャリアライフタイム
3.1　背景
3.2　少数キャリアライフタイム値の直接測定
3.3　基板効果分離法による測定
3.4　少数キャリアライフタイム値のキャリア注入量による変化
4.SPV（Surface Photo Voltage）法による少数キャリア拡散長の測定
第6章　UCS SOI・エピ技術委員会におけるSOI基板の評価
1.はじめに
2.SOI・エピ技術委員会の設立経緯と構成・活動概要
3.SOI基板評価
4.MOSキャパシタのゲート酸化膜信頼性（GOI)評価結果と劣化要因
5.MOSFETの特性ばらつき
6.LSIのチップ歩留まり予想
7.まとめ