トランジスタ技術ｓｐｅｃｉａｌ わかるＶｅｒｉｌｏｇ ＨＤＬ入門―文法の基礎から論理回路設計、論理合成、実装まで （改訂新版）

トランジスタ技術ｓｐｅｃｉａｌ<br> わかるＶｅｒｉｌｏｇ　ＨＤＬ入門―文法の基礎から論理回路設計、論理合成、実装まで（改訂新版）

個数：

ポイントキャンペーン

トランジスタ技術ｓｐｅｃｉａｌ
わかるＶｅｒｉｌｏｇ　ＨＤＬ入門―文法の基礎から論理回路設計、論理合成、実装まで（改訂新版）

木村真也【著】
価格 ¥2,420（本体¥2,200）
ＣＱ出版（2006/07発売）
ゴールデンウィークポイント2倍キャンペーン対象商品（～5/6）
ポイント 44pt

提携先に在庫がございます【僅少】
通常、5～7日程度で出荷されます。
※納期遅延や、在庫切れで解約させていただく場合もございます。
（※複数冊ご注文はお取り寄せとなります）
出荷予定日とご注意事項
※上記を必ずご確認ください

【出荷予定日】
通常、5～7日程度で出荷されます。

【ご注意事項】 ※必ずお読みください
◆在庫状況は刻々と変化しており、ご注文手続き中やご注文後に在庫切れとなることがございます。
◆出荷予定日は確定ではなく、表示よりも出荷が遅れる場合が一部にございます。
◆複数冊をご注文の場合には全冊がお取り寄せとなります。お取り寄せの場合の納期や入手可否についてはこちらをご参照ください。
◆お届け日のご指定は承っておりません。
◆「帯」はお付けできない場合がございます。
◆画像の表紙や帯等は実物とは異なる場合があります。
◆特に表記のない限り特典はありません。
◆別冊解答などの付属品はお付けできない場合がございます。
●3Dセキュア導入とクレジットカードによるお支払いについて
●店舗受取サービス（送料無料）もご利用いただけます。
ご注文ステップ「お届け先情報設定」にてお受け取り店をご指定ください。尚、受取店舗限定の特典はお付けできません。詳細はこちら

サイズ B5変判／ページ数 279p／高さ 24cm
商品コード 9784789837569
NDC分類 549.3
Cコード C3055

第１章　Ｖｅｒｉｌｏｇ　ＨＤＬの基本文法
第２章　組み合わせ回路の記述
第３章　フリップフロップと応用回路の記述
第４章　同期式順序回路の記述
第５章　Ｖｅｒｉｌｏｇ　ＨＤＬで複雑なシステムを表記する方法
第６章　Ｖｅｒｉｌｏｇ　ＨＤＬとシミュレーション
第７章　論理合成・配置配線とＣＰＬＤ実装テスト
第８章　Ｖｅｒｉｌｏｇ　ＨＤＬによる記述の注意点とノウハウ
第９章　本格的な応用回路の記述と実装

著者等紹介

木村真也［キムラシンヤ］
１９７７年函館工業高等専門学校電気工学科卒業。１９８２年豊橋技術科学大学大学院修士課程情報工学専攻修了。１９８２年日本電気（株）入社。同社にてＶシリーズ・マイクロプロセッサ（Ｖ２０，Ｖ３０，Ｖ３３，Ｖ６０，Ｖ７０，Ｖ８０）の開発に従事。１９８８年より群馬工業高等専門学校電子情報工学科勤務（本データはこの書籍が刊行された当時に掲載されていたものです）
※書籍に掲載されている著者及び編者、訳者、監修者、イラストレーターなどの紹介情報です。