内容説明
Verilog‐AMSは、アナログ回路とディジタル回路の混在した回路(いわゆるミックスド・シグナル)の設計検証用として注目されている言語です。ディジタル回路記述言語として標準化されているVerilog‐HDLを拡張したものです。Verilog‐AMSでは、電圧や電流に基づいたアナログ的な動作記述ができ、その専用シミュレータを用いれば、AC解析、DC解析、過渡解析などを行うことができます。本書は、電子工学を学んでいる学生や教師、Verilog‐AMSを用いたアナログ設計を必要としているアナログ設計者、およびアナログ回路とディジタル回路の混在設計や検証を必要としているシステム設計者やLSI設計者を対象に、Verilog‐AMSを用いた設計フロー、Verilog‐AMSの概要や基本構文、記述例を紹介しています。
目次
ミックスド・シグナルLSIとその回路設計
Verilog‐AMSの基本構造
データ・タイプと信号
アナログ動作構文
アナログ演算子と関数
基本ディジタル構文
ミックスド・シグナル
階層構造
システム・タスクとコンパイラ指示子
シミュレーションの実行とテストベンチ
Verilog‐AMSにほるモデリング
Verilog‐AMS言語リファレンス概要
著者等紹介
桜井至[サクライタカシ]
1982年上智大学大学院理工学研究科電気電子工学専攻卒業。1982年キヤノン株式会社半導体開発センター入社。バイポーラ、CMOSなどのIC設計業務に従事。1987年エス・シー・ハイテクセンター株式会社入社。Verilog‐XL、VHDL、論理合成などの技術サポート業務に従事。1992年エス・シー・ハイテクセンターが買収され、日本シノプシスに社名変更。1999年アントリム・デザイン・システムズ社入社。Verilog‐AMS、ミックスト・シグナル・ツールの技術サポート業務に従事。2003年イノテック株式会社入社。2004年フォルテ・デザイン・システムズ株式会社入社。SystemC、ビヘイビア合成の技術サポート業務に従事、現在に至る(本データはこの書籍が刊行された当時に掲載されていたものです)
※書籍に掲載されている著者及び編者、訳者、監修者、イラストレーターなどの紹介情報です。
-
- 和書
- 租税の理論