内容説明
Ｃ言語と似た文法で習得しやすく広く普及しているハードウェア記述言語がＶｅｒｉｌｏｇ‐ＨＤＬ。本書はＶｅｒｉｌｏｇ‐ＨＤＬを使用したハードウェア設計について、（１）記述方法の基礎（２）設計対象のモデリング（３）シミュレータによる設計検証（４）論理合成からＦＰＧＡを利用した実装までを、実際のハードウェア設計を行いながらＦＰＧＡに実装する立場で解説したものである。付属のＣＤ‐ＲＯＭには収納した各種設計ツールの使い方も紹介している。
目次
第１章 Ｖｅｒｉｌｏｇ‐ＨＤＬの文法入門と基本論理機能の記述
第２章 フリップフロップと応用回路の記述
第３章 Ｖｅｒｉｌｏｇ‐ＨＤＬで複雑なシステムを表記するとき
第４章 Ｖｅｒｉｌｏｇ‐ＨＤＬによる順序回路の記述
第５章 Ｓｉｏｌｓ３によるＶｅｒｉｌｏｇ‐ＨＤＬシミュレーション
第６章 ＦＰＧＡの論理合成・配置配線と実装テスト
第７章 Ｖｅｒｉｌｏｇ‐ＨＤＬ記述における注意点とノウハウ
第８章 本格的な応用回路の記述と実装
著者等紹介
木村真也［キムラシンヤ］
１９７７年函館工業高等専門学校・電気工学科卒業。１９８２年豊橋技術科学大学大学院修士課程情報工学専攻修了。同年、日本電気（株）入社。同社にてＶシリーズ・マイクロプロセッサ（Ｖ２０、Ｖ３０、Ｖ３３、Ｖ６０、Ｖ７０、Ｖ８０）の開発に従事。１９８８年より群馬工業高等専門学校・電子情報工学科勤務
※書籍に掲載されている著者及び編者、訳者、監修者、イラストレーターなどの紹介情報です。
