内容説明
ＩＥＥＥ１６６６として標準化され、システム記述言語として確固たる地位を築いたＳｙｓｔｅｍＣについて、実例にもとづいて基礎から丁寧に説明した初心者向け解説書。最近では、ＳｙｓｔｅｍＣを取り扱えるＥＤＡツールなども格段に増えてきており、ＳｙｓｔｅｍＣを使いこなしたいと考える設計技術者にとって、本書は、待望の一冊といえる。本書では、最新版Ｖｅｒ．２．１の機能にも触れており、ＳｙｓｔｅｍＣの能力を余すところなく楽しめる。
目次
ＳｙｓｔｅｍＣを使ったシステム設計の概要
ＴＬＭベース設計手法
ＳｙｓｔｅｍＣの概要
データタイプ
モジュール：ＳＣ＿ＭＯＤＵＬＥ
時間の概念
並列性：プロセスとイベント
基本チャネル
チャネルの評価と更新：ＳＣ＿ＳＩＧＮＡＬＳ
構造：設計階層
通信：ポート
ポートに関する更なるトピックス：特殊化ポートとｓｃ＿ｅｘｐｏｒｔ
カスタムチャネルとデータ：プリミティブチャネルと階層チャネル
上級者向けトピックス：クロック、クロック同期のスレッド、プログラム可能な階層、信号トレース、動的プロセス
その他のトピックス：性能、その他のヒント
著者等紹介
中西早苗［ナカニシサナエ］
ＮＥＣ入社後、ＥＤＡ関連業務に従事。内製ＥＤＡツールの開発・サポート、市販ＥＤＡツールを使った設計フロー構築・実用化を担当してきた。２０００～２００３年の間、米国ＮＥＣ Ｅｌｅｃｔｒｏｎｉｃｓ Ａｍｅｒｉｃａ社に勤務し、システムレベル設計環境の整備に携わる。現在は、ＮＥＣエレクトロニクス社にて、ＳｙｓｔｅｍＣ設計フローの整備を担当している
河原林政道［カワラバヤシマサミチ］
ＮＥＣ入社後、ＬＳＩの上流設計から下流設計まで広範囲のＥＤＡ関連業務に従事。１９９１～１９９２年米国カリフォルニア大学Ｂｅｒｋｅｌｅｙ校客員研究員、１９９９～２００５年米国ＮＥＣ Ｅｌｅｃｔｒｏｎｉｃｓ Ａｍｅｒｉｃａ社に勤務。ＪＥＩＴＡ、Ｏｐｅｎ ＳｙｓｔｅｍＣ Ｉｎｉｔｉａｔｉｖｅ（ＯＳＣＩ）、ＩＥＥＥなどを通じて、設計言語の標準化に携わってきた
柿本勝［カキモトマサル］
ソニー入社後、ＥＤＡ技術の開発に従事。内製ＥＤＡツールの開発、Ｖｅｒｉｌｏｇ‐ＨＤＬ設計手法の実用化、ＳｙｓｔｅｍＣによるシステムレベル設計／ハードソフト協調設計の手法開発を担当。また、ＪＥＩＴＡ（旧ＥＩＡＪ）ＥＤＡ技術委員会のＶＨＤＬやＶｅｒｉｌｏｇ‐ＨＤＬの標準化活動および、ＩＥＣ／ＴＣ９３／ＷＧ２／ＡＬＲ委員会など設計記述言語を中心にＥＤＡ技術の標準化に携わってきた。現在は、ＪＥＩＴＡの半導体技術ロードマップ委員会で設計技術ロードマップの作成や、ＥＤＡ技術専門委員会のＳｙｓｔｅｍＣタスクグループの標準化および国内普及活動を進めている（本データはこの書籍が刊行された当時に掲載されていたものです）
※書籍に掲載されている著者及び編者、訳者、監修者、イラストレーターなどの紹介情報です。
