出版社内容情報
【セールスポイント】
電子回路、ネットワークシステム設計技術者に必携のディジタルＰＬＬがわかる本
【発刊の目的と内容】
高速化した電子回路やネットワークシステムでクロック技術は重要な構成要素となっている。本書は、クロックの同期と合成・発生方法について、基礎的な動作原理から設計時に考慮すべき特性、応用されている例までを、設計実務者、入門者を主対象にわかりやすく解説したものである。
【購読対象者】
電子回路、ＬＳＩ、ネットワークの設計・開発技術者
学部、大学院で電子工学を学ぶ学生
内容説明
本書では、クロックに関して、同期と発生について解説している。まず、同期という技術に関しては、位相同期回路（ＰＬＬ）を取り上げ、ＰＬＬの基本的な動作とその特性について理解しやすいように、正確な数値を解析的に求めるよりも物理的な動作の説明に、多くのページを割いている。次に、発生に関しては、ディジタル処理技術の高度化に伴い注目されているダイレクトディジタルシンセサイザ（ＤＤＳ）を取り上げている。
目次
クロックの同期と発生技術
信号処理の基礎
ＰＬＬの概要
ＰＬＬの特性解析
ディジタルＰＬＬに対するシミュレーションの有効性
ネットワークにおけるクロック系システム
ディジタル同期回路の設計
ＰＬＬのＬＳＩ化
周波数発生回路
ＤＤＳの回路構成と出力特性の関係
ＤＤＳの応用
雑音
雑音測定
ＰＬＬに関連する単位系
著者等紹介
木原雅巳［キハラマサミ］
１９７６年３月日本大学理工学部電気工学科卒業。１９８５年工学博士。現在ＮＴＴ未来ねっと研究所主幹研究員
小野定康［オノサダヤス］
１９７６年３月慶応義塾大学大学院電気工学専攻博士課程修了、工学博士。現在ＮＴＴ未来ねっと研究所特別研究室長。慶応義塾大学環境情報学部客員教授
※書籍に掲載されている著者及び編者、訳者、監修者、イラストレーターなどの紹介情報です。
-
- 和書
- めぐみ 〈前編〉
