Formal Verification of a Processor with Memory Management Units : Hardware Design without Logical Bugs (2008. 120 S. 220 mm)
  • 洋書

Formal Verification of a Processor with Memory Management Units : Hardware Design without Logical Bugs (2008. 120 S. 220 mm)  Paperback

Dalinger, Iakov

  • ウェブストア価格 ¥12,892(本体¥11,720)
  • VDM VERLAG DR. MÜLLER; VDM VERLAG DR. MÜLLER E.K.(2008発売)
  • ポイント 117pt
  • オンデマンド(OD/POD)版です。キャンセルは承れません。
SSL-Beschleunigung mit modernen 3D-Grafikkarten : Zur Nutzung von modernen programmierbaren Grafikprozessoren für die Berechnung der aufwendigen kryptographischen Operationen des RSA-Algorithmus (2008. 116 S. 220 mm)
  • 洋書

SSL-Beschleunigung mit modernen 3D-Grafikkarten : Zur Nutzung von modernen programmierbaren Grafikprozessoren für die Berechnung der aufwendigen kryptographischen Operationen des RSA-Algorithmus (2008. 116 S. 220 mm)  Paperback

Kirbach, Christian

  • ウェブストア価格 ¥12,892(本体¥11,720)
  • VDM VERLAG DR. MÜLLER; VDM VERLAG DR. MÜLLER E.K.(2008発売)
  • ポイント 117pt
  • オンデマンド(OD/POD)版です。キャンセルは承れません。
Finding Hash Collisions : Efficient Hash Collision Search Strategies onSpecial-Purpose Hardware (2008. 104 S. 220 mm)
  • 洋書

Finding Hash Collisions : Efficient Hash Collision Search Strategies onSpecial-Purpose Hardware (2008. 104 S. 220 mm)  Paperback

Schaege, Sven

  • ウェブストア価格 ¥12,892(本体¥11,720)
  • VDM VERLAG DR. MÜLLER; VDM VERLAG DR. MÜLLER E.K.(2008発売)
  • ポイント 117pt
  • オンデマンド(OD/POD)版です。キャンセルは承れません。
Scaling to HD : Qualitätsanalyse bei Scalersystemen für dieSD-HD-Videokonvertierung (2008. 92 S. 220 mm)
  • 洋書

Scaling to HD : Qualitätsanalyse bei Scalersystemen für dieSD-HD-Videokonvertierung (2008. 92 S. 220 mm)  Paperback

Asmus, Dirk

  • ウェブストア価格 ¥12,892(本体¥11,720)
  • VDM VERLAG DR. MÜLLER; VDM VERLAG DR. MÜLLER E.K.(2008発売)
  • ポイント 117pt
  • オンデマンド(OD/POD)版です。キャンセルは承れません。
High Performance and Energy Efficient Many-core DSP  Systems : An Asynchronous Array of Simple Processors (2008. 168 S.)
  • 洋書

High Performance and Energy Efficient Many-core DSP Systems : An Asynchronous Array of Simple Processors (2008. 168 S.)  Paperback

Yu, Zhiyi

  • ウェブストア価格 ¥17,891(本体¥16,265)
  • VDM VERLAG DR. MÜLLER(2008発売)
  • ポイント 162pt
  • オンデマンド(OD/POD)版です。キャンセルは承れません。
The Cache Design for the Security Architecture for Microprocessors (SAM) : Analysis and Improvement (2008. 48 S. 22 cm)
  • 洋書

The Cache Design for the Security Architecture for Microprocessors (SAM) : Analysis and Improvement (2008. 48 S. 22 cm)  Paperback

Budde, Andreas

  • ウェブストア価格 ¥12,892(本体¥11,720)
  • VDM VERLAG DR. MÜLLER(2008発売)
  • ポイント 117pt
  • オンデマンド(OD/POD)版です。キャンセルは承れません。
Dreidimensionale Messeinrichtung zur Vermessungvon Freileitungen : Einsatz eines Laserscanners im eine dreidimensionale Messeinrichtung zur Vermessung von Freileitungen (2008. 64 S. 220 mm)
  • 洋書

Dreidimensionale Messeinrichtung zur Vermessungvon Freileitungen : Einsatz eines Laserscanners im eine dreidimensionale Messeinrichtung zur Vermessung von Freileitungen (2008. 64 S. 220 mm)  Paperback

Wagner, Sergej

  • ウェブストア価格 ¥12,892(本体¥11,720)
  • VDM VERLAG DR. MÜLLER; VDM VERLAG DR. MÜLLER E.K.(2008発売)
  • ポイント 117pt
  • オンデマンド(OD/POD)版です。キャンセルは承れません。
Describing and Simulating Dynamic Reconfiguration in SystemC : Exemplified by a Dedicated 3D Collision Detection Hardware (2008. 212 S. 220 mm)
  • 洋書

Describing and Simulating Dynamic Reconfiguration in SystemC : Exemplified by a Dedicated 3D Collision Detection Hardware (2008. 212 S. 220 mm)  Paperback

Raabe, Andreas

  • ウェブストア価格 ¥23,654(本体¥21,504)
  • SÜDWESTDEUTSCHER VERLAG FÜR HOCHSCHULSCHRIFTEN(2008発売)
  • ポイント 215pt
  • オンデマンド(OD/POD)版です。キャンセルは承れません。
A Holistic Approach to Design Network-on-chip Architectures : Design Challenges of System-on-Chip(SoC) Architecture (2010. 132 S.)
  • 洋書

A Holistic Approach to Design Network-on-chip Architectures : Design Challenges of System-on-Chip(SoC) Architecture (2010. 132 S.)  Paperback

Kim, Jongman

  • ウェブストア価格 ¥15,523(本体¥14,112)
  • VDM VERLAG DR. MÜLLER(2010発売)
  • ポイント 141pt
  • オンデマンド(OD/POD)版です。キャンセルは承れません。
Modeling Multi-Processor Systems at Transaction-Level : A versatile approach to hardware architectures design and testing (2009. 60 S. 220 mm)
  • 洋書

Modeling Multi-Processor Systems at Transaction-Level : A versatile approach to hardware architectures design and testing (2009. 60 S. 220 mm)  Paperback

Moscatelli, Luca

  • ウェブストア価格 ¥12,892(本体¥11,720)
  • VDM VERLAG DR. MÜLLER(2009発売)
  • ポイント 117pt
  • オンデマンド(OD/POD)版です。キャンセルは承れません。
TV Set for Flies : Vision experiments with flying insects for neuroscience research (2010. 64 S. 220 mm)
  • 洋書

TV Set for Flies : Vision experiments with flying insects for neuroscience research (2010. 64 S. 220 mm)  Paperback

Gazziro, Mario/ Frans, Jan/ Onofre, Lí/rio

  • ウェブストア価格 ¥12,892(本体¥11,720)
  • VDM VERLAG DR. MÜLLER(2010発売)
  • ポイント 117pt
  • オンデマンド(OD/POD)版です。キャンセルは承れません。
Target Tracking with the Zero Instruction Set Computer : Evaluation of the Computational Capacity of the ZISC in Target Tracking (2010. 184 S.)
  • 洋書

Target Tracking with the Zero Instruction Set Computer : Evaluation of the Computational Capacity of the ZISC in Target Tracking (2010. 184 S.)  Paperback

Deck, Wendall C.

  • ウェブストア価格 ¥17,891(本体¥16,265)
  • VDM VERLAG DR. MÜLLER(2010発売)
  • ポイント 162pt
  • オンデマンド(OD/POD)版です。キャンセルは承れません。
Software and Hardware Architectures for FPGA-based Image Processing (2010. 336 S. 220 mm)
  • 洋書

Software and Hardware Architectures for FPGA-based Image Processing (2010. 336 S. 220 mm)  Paperback

Benkrid, Khaled/ Benkrid, AbdSamad

  • ウェブストア価格 ¥20,785(本体¥18,896)
  • VDM VERLAG DR. MÜLLER(2010発売)
  • ポイント 188pt
  • オンデマンド(OD/POD)版です。キャンセルは承れません。
Design Framework and Methodology for Synthesis of Networks-On-Chip : Synthesis of Networks-On-Chip on FPGA Platforms and 3D Integrated Chips (2010. 80 S.)
  • 洋書

Design Framework and Methodology for Synthesis of Networks-On-Chip : Synthesis of Networks-On-Chip on FPGA Platforms and 3D Integrated Chips (2010. 80 S.)  Paperback

Seiculescu, Ciprian

  • ウェブストア価格 ¥12,892(本体¥11,720)
  • VDM VERLAG DR. MÜLLER(2010発売)
  • ポイント 117pt
  • オンデマンド(OD/POD)版です。キャンセルは承れません。
Power Analysis Side Channel Attacks : The Processor Design-level Context (2010. 300 S. 220 mm)
  • 洋書

Power Analysis Side Channel Attacks : The Processor Design-level Context (2010. 300 S. 220 mm)  Paperback

Ambrose, Jude/ Ignjatovic, Alexandar/ Parameswaran, Sri

  • ウェブストア価格 ¥20,785(本体¥18,896)
  • VDM VERLAG DR. MÜLLER(2010発売)
  • ポイント 188pt
  • オンデマンド(OD/POD)版です。キャンセルは承れません。
Delay Uncertainty in High Performance Clock Distribution Networks : Issues and Solutions (2009. 168 S.)
  • 洋書

Delay Uncertainty in High Performance Clock Distribution Networks : Issues and Solutions (2009. 168 S.)  Paperback

Velenis, Dimitrios

  • ウェブストア価格 ¥17,891(本体¥16,265)
  • LAP LAMBERT ACADEMIC PUBLISHING(2009発売)
  • ポイント 162pt
  • オンデマンド(OD/POD)版です。キャンセルは承れません。
Configurable Cache Tuning : A Methodology to Explore Memory Hierarchy Architectures for Embedded Systems (2009. 128 S.)
  • 洋書

Configurable Cache Tuning : A Methodology to Explore Memory Hierarchy Architectures for Embedded Systems (2009. 128 S.)  Paperback

Viana, Pablo

  • ウェブストア価格 ¥15,523(本体¥14,112)
  • LAP LAMBERT ACADEMIC PUBLISHING(2009発売)
  • ポイント 141pt
  • オンデマンド(OD/POD)版です。キャンセルは承れません。
Celator : Design and development of a reconfigurable cryptographic co-processor (2010. 108 S.)
  • 洋書

Celator : Design and development of a reconfigurable cryptographic co-processor (2010. 108 S.)  Paperback

Fronte, Daniele

  • ウェブストア価格 ¥12,892(本体¥11,720)
  • LAP LAMBERT ACADEMIC PUBLISHING(2010発売)
  • ポイント 117pt
  • オンデマンド(OD/POD)版です。キャンセルは承れません。
A Development Environment for High Performance Embedded Systems : Building Advanced Systems for Embedded Real-time Control (2010. 144 S. 220 x 150 mm)
  • 洋書

A Development Environment for High Performance Embedded Systems : Building Advanced Systems for Embedded Real-time Control (2010. 144 S. 220 x 150 mm)  Paperback

Levy, David

  • ウェブストア価格 ¥15,523(本体¥14,112)
  • LAP LAMBERT ACADEMIC PUBLISHING(2010発売)
  • ポイント 141pt
  • オンデマンド(OD/POD)版です。キャンセルは承れません。
Efficient and Scalable Cache Coherence for Chip Multiprocessors : Novel proposals for managing cache coherence in future many-core chip multiprocessors (2010. 196 S.)
  • 洋書

Efficient and Scalable Cache Coherence for Chip Multiprocessors : Novel proposals for managing cache coherence in future many-core chip multiprocessors (2010. 196 S.)  Paperback

Ros, Alberto

  • ウェブストア価格 ¥17,891(本体¥16,265)
  • LAP LAMBERT ACADEMIC PUBLISHING(2010発売)
  • ポイント 162pt
  • オンデマンド(OD/POD)版です。キャンセルは承れません。