Low Power Efficient Adder Design for VLSI (2025. 52 S. 220 mm)
  • 洋書

Low Power Efficient Adder Design for VLSI (2025. 52 S. 220 mm)  Paperback

Jain, Manish/Kakde, Bhagwat

  • ウェブストア価格 ¥13,246(本体¥12,042)
  • SCHOLARS' PRESS(2025発売)
  • ポイント 120pt
  • オンデマンド(OD/POD)版です。キャンセルは承れません。