1～1件／全1件 セーフサーチON
  •  
Test Vector Reordering Method for Low Power Testing : Test Vector Reordering Method for Minimizing Power Dissipation in VLSI Circuits using Functional Metrics （Aufl. 2012. 76 S. 220 mm）
  • 洋書

Test Vector Reordering Method for Low Power Testing : Test Vector Reordering Method for Minimizing Power Dissipation in VLSI Circuits using Functional Metrics （Aufl. 2012. 76 S. 220 mm）  Paperback

Paramasivam, K./Gunavathi, K.

  • ウェブストア価格 ¥12,122（本体¥11,020）
  • LAP LAMBERT ACADEMIC PUBLISHING（2012発売）
  • ポイント 110pt
  • オンデマンド(OD/POD)版です。キャンセルは承れません。
1～1件／全1件
  •