内容説明
本書は、HDLにもとづいた高位デザインについて直接解説するために著者らが書いた2冊目のテキストです。Verilog‐HDLを使用して、論理合成可能なデザインを作成する目的で改訂されました。
目次
第1章 なぜハードウェア記述言語なのか
第2章 Verilog‐HDLの概要
第3章 パイプライン・プロセッサのモデリング
第4章 システム・ブロックのモデリング
第5章 キャッシュ・メモリのモデリング
第6章 UARTのモデリング
第7章 Verilog‐HDLを使った論理合成
第8章 フロッピ・ディスク・サブシステムのモデリング
第9章 モデリングとデバッグのための実用的手法