Quantum Ops : Bridging Quantum Computing and IT Operations
  • 洋書
  • 予約

Quantum Ops : Bridging Quantum Computing and IT Operations

Herausgegeben:Rana, Milankumar/Pandey, Bishwajeet

  • SPRINGER, BERLIN; SPRINGER(2026/01発売)
  • ご注文いただけません
Energieeffiziente Designtechniken für FPGAs : Ziel eines energiesparenden Designs mit Kapazitätsskalierung, thermischer Optimierung, HSTL, SSTL und LVCMOS-IO-Standard sowie Frequenzskalierung (2025. 136 S. 220 mm)
  • 洋書

Energieeffiziente Designtechniken für FPGAs : Ziel eines energiesparenden Designs mit Kapazitätsskalierung, thermischer Optimierung, HSTL, SSTL und LVCMOS-IO-Standard sowie Frequenzskalierung (2025. 136 S. 220 mm)  Paperback

Madhok, Shivani/Pandey, Bishwajeet

  • ウェブストア価格 ¥16,109(本体¥14,645)
  • OMNISCRIPTUM; VERLAG UNSER WISSEN(2025/10発売)
  • ポイント 146pt
  • オンデマンド(OD/POD)版です。キャンセルは承れません。
Techniques de conception écoénergétiques sur FPGA : Objectif de conception à faible consommation d'énergie avec mise à l'échelle de la capacité, prise en compte thermique, normes HSTL, SSTL et L (2025. 136 S. 220 mm)
  • 洋書

Techniques de conception écoénergétiques sur FPGA : Objectif de conception à faible consommation d'énergie avec mise à l'échelle de la capacité, prise en compte thermique, normes HSTL, SSTL et L (2025. 136 S. 220 mm)  Paperback

Madhok, Shivani/Pandey, Bishwajeet

  • ウェブストア価格 ¥16,109(本体¥14,645)
  • OMNISCRIPTUM; EDITIONS NOTRE SAVOIR(2025/10発売)
  • ポイント 146pt
  • オンデマンド(OD/POD)版です。キャンセルは承れません。
Tecniche di progettazione ad alta efficienza energetica su FPGA : Obiettivo di progettazione a basso consumo energetico con ridimensionamento della capacità, sensibilità termica, standard HSTL, SSTL e LVCMOS IO e ridimensionamento della (2025. 136 S. 220 mm)
  • 洋書

Tecniche di progettazione ad alta efficienza energetica su FPGA : Obiettivo di progettazione a basso consumo energetico con ridimensionamento della capacità, sensibilità termica, standard HSTL, SSTL e LVCMOS IO e ridimensionamento della (2025. 136 S. 220 mm)  Paperback

Madhok, Shivani/Pandey, Bishwajeet

  • ウェブストア価格 ¥16,109(本体¥14,645)
  • OMNISCRIPTUM; EDIZIONI SAPIENZA(2025/10発売)
  • ポイント 146pt
  • オンデマンド(OD/POD)版です。キャンセルは承れません。
Techniki projektowania energooszczednego w ukladach FPGA : Cele projektowania energooszczednego z uwzglednieniem skalowania pojemnosci, wrazliwosci termicznej, standardów HSTL, SSTL i LVCMOS IO oraz skalowania czestotliwosci (2025. 136 S. 220 mm)
  • 洋書

Techniki projektowania energooszczednego w ukladach FPGA : Cele projektowania energooszczednego z uwzglednieniem skalowania pojemnosci, wrazliwosci termicznej, standardów HSTL, SSTL i LVCMOS IO oraz skalowania czestotliwosci (2025. 136 S. 220 mm)  Paperback

Madhok, Shivani/Pandey, Bishwajeet

  • ウェブストア価格 ¥16,109(本体¥14,645)
  • WYDAWNICTWO NASZA WIEDZA(2025/10発売)
  • ポイント 146pt
  • オンデマンド(OD/POD)版です。キャンセルは承れません。
Técnicas de design energeticamente eficientes em FPGA : Objetivo de design de baixo consumo de energia com dimensionamento de capacitância, sensibilidade térmica, HSTL, SSTL e LVCMOS IO Standard e dimensionamento de frequênc (2025. 132 S. 220 mm)
  • 洋書

Técnicas de design energeticamente eficientes em FPGA : Objetivo de design de baixo consumo de energia com dimensionamento de capacitância, sensibilidade térmica, HSTL, SSTL e LVCMOS IO Standard e dimensionamento de frequênc (2025. 132 S. 220 mm)  Paperback

Madhok, Shivani/Pandey, Bishwajeet

  • ウェブストア価格 ¥16,109(本体¥14,645)
  • OMNISCRIPTUM; EDIÇÕES NOSSO CONHECIMENTO(2025/10発売)
  • ポイント 146pt
  • オンデマンド(OD/POD)版です。キャンセルは承れません。
Energy Efficient VLSI Design and Implementation on 28nm FPGA : FPGA Based Energy Efficient Register, Memory and ALU Design (2013. 172 S. 220 mm)
  • 洋書

Energy Efficient VLSI Design and Implementation on 28nm FPGA : FPGA Based Energy Efficient Register, Memory and ALU Design (2013. 172 S. 220 mm)  Paperback

Pandey, Bishwajeet/ Pattanaik, Manisha

  • ウェブストア価格 ¥18,712(本体¥17,011)
  • LAP LAMBERT ACADEMIC PUBLISHING(2013発売)
  • ポイント 170pt
  • オンデマンド(OD/POD)版です。キャンセルは承れません。
Energy Efficient Design Techniques On FPGA : Low power Design Goal with Capacitance Scaling, Thermal Aware, HSTL, SSTL & LVCMOS IO Standard and Frequency Scaling (2015. 148 S. 220 mm)
  • 洋書

Energy Efficient Design Techniques On FPGA : Low power Design Goal with Capacitance Scaling, Thermal Aware, HSTL, SSTL & LVCMOS IO Standard and Frequency Scaling (2015. 148 S. 220 mm)  Paperback

Madhok, Shivani/ Pandey, Bishwajeet

  • ウェブストア価格 ¥16,109(本体¥14,645)
  • LAP LAMBERT ACADEMIC PUBLISHING(2015発売)
  • ポイント 146pt
  • オンデマンド(OD/POD)版です。キャンセルは承れません。
PVT Variation Aware Low Power Vedic Multiplier Design For DSPs on FPGA : Process Voltage Temperature Variation Using IO Standards on FPGA (2014. 104 S. 220 mm)
  • 洋書

PVT Variation Aware Low Power Vedic Multiplier Design For DSPs on FPGA : Process Voltage Temperature Variation Using IO Standards on FPGA (2014. 104 S. 220 mm)  Paperback

Goswami, Kavita/ Pandey, Bishwajeet

  • ウェブストア価格 ¥14,287(本体¥12,989)
  • LAP LAMBERT ACADEMIC PUBLISHING(2014発売)
  • ポイント 129pt
  • オンデマンド(OD/POD)版です。キャンセルは承れません。
International Conference on Green Computing and Engineering Technology (2017. 136 S. 220 mm)
  • 洋書

International Conference on Green Computing and Engineering Technology (2017. 136 S. 220 mm)  Paperback

Hussain, D M Akbar/ Pandey, Bishwajeet/ Newe, Thomas

  • ウェブストア価格 ¥14,547(本体¥13,225)
  • LAP LAMBERT ACADEMIC PUBLISHING(2017発売)
  • ポイント 132pt
  • オンデマンド(OD/POD)版です。キャンセルは承れません。
Modern Practices in Energy Efficient Electronics (2015. 128 S. 220 mm)
  • 洋書

Modern Practices in Energy Efficient Electronics (2015. 128 S. 220 mm)  Paperback

Thind, Vandana/ Sharma, Shivani/ Pandey, Bishwajeet

  • ウェブストア価格 ¥14,287(本体¥12,989)
  • LAP LAMBERT ACADEMIC PUBLISHING(2015発売)
  • ポイント 129pt
  • オンデマンド(OD/POD)版です。キャンセルは承れません。
Power Analysis of Solar Inverter on FPGA (2015. 96 S. 220 mm)
  • 洋書

Power Analysis of Solar Inverter on FPGA (2015. 96 S. 220 mm)  Paperback

Kalia, Kartik/ Nanda, Khyati/ Pandey, Bishwajeet Kumar

  • ウェブストア価格 ¥14,287(本体¥12,989)
  • LAP LAMBERT ACADEMIC PUBLISHING(2015発売)
  • ポイント 129pt
  • オンデマンド(OD/POD)版です。キャンセルは承れません。